| 摘要 | 第1-13页 |
| ABSTRACT | 第13-15页 |
| 第一章 绪论 | 第15-20页 |
| ·课题背景 | 第15-16页 |
| ·课题研究内容 | 第16-18页 |
| ·本文结构以及主要工作 | 第18-20页 |
| 第二章 ＴＣＭ技术的基本理论与方法 | 第20-36页 |
| ·TCM 技术的基本思想 | 第20-23页 |
| ·传统数字通信系统与TCM 通信系统的比较 | 第20-22页 |
| ·TCM 的设计思想 | 第22-23页 |
| ·信号点集的扩展与分割原理 | 第23-26页 |
| ·调制信号点的集分割原理 | 第23-25页 |
| ·调制信号点集空间的映射规则 | 第25-26页 |
| ·TCM 技术中的编码方法 | 第26-28页 |
| ·TCM 技术中的译码方法 | 第28-31页 |
| ·TCM 的译码 | 第28-30页 |
| ·TCM 中软判决Viterbi 译码算法的性能 | 第30-31页 |
| ·相位旋转不变性设计 | 第31-34页 |
| ·位旋转不变的PCE 特性 | 第32-33页 |
| ·信号点集的映射 | 第33-34页 |
| ·多维TCM | 第34-35页 |
| ·本章小结 | 第35-36页 |
| 第三章 TCM 在高速数传系统中的新问题 | 第36-54页 |
| ·选择将TCM 应用在高速数传中的考虑 | 第36-41页 |
| ·TCM 应用在高速数传中的关键技术 | 第41-44页 |
| ·准恒幅调制技术 | 第44-53页 |
| ·准恒幅调制编码的设计方法 | 第45-50页 |
| ·准恒幅调制编码的译码方法 | 第50-51页 |
| ·准恒幅调制编码的性能与仿真结论 | 第51-53页 |
| ·本章小结 | 第53-54页 |
| 第四章 基带高速成形滤波 | 第54-77页 |
| ·成形滤波器的原理 | 第54-57页 |
| ·成形滤波器的低代价实现结构 | 第57-62页 |
| ·几种FIR 的实现结构 | 第57-59页 |
| ·FIR 查表运算结构的简化 | 第59-60页 |
| ·工程中成形滤波器的实现 | 第60-62页 |
| ·I/Q 两路信号的自动同步 | 第62-65页 |
| ·I/Q 两路信号的同步问题 | 第62-64页 |
| ·I/Q 两路信号同步问题的解决 | 第64-65页 |
| ·利用基带成形滤波器对调制端电路的补偿和校正 | 第65-76页 |
| ·基带信号的补偿和校正 | 第66-69页 |
| ·中频调制器的载漏抑制 | 第69-71页 |
| ·中频调制器的载波相位不平衡 | 第71-72页 |
| ·中频调制器的I/Q 幅度和相位不平衡 | 第72-76页 |
| ·本章小结 | 第76-77页 |
| 第五章 低实现复杂度的编码方法 | 第77-97页 |
| ·串行级联编码 | 第77-81页 |
| ·串行级联编码的思想 | 第77-78页 |
| ·串行级联编码的性能 | 第78-81页 |
| ·并行编码 | 第81-84页 |
| ·并行级联TCM 编码的思想 | 第81-82页 |
| ·并行级联TCM 编码的性能 | 第82-84页 |
| ·反馈延迟TCM 编码(FD-TCM) | 第84-89页 |
| ·反馈延迟TCM 编码的基本原理 | 第84-86页 |
| ·反馈延迟TCM 编码的性能 | 第86-88页 |
| ·反馈延迟TCM 编码的译码方法 | 第88-89页 |
| ·状态缩减的编码 | 第89-93页 |
| ·状态缩减的编码的基本原理 | 第90-92页 |
| ·状态缩减的编码的性能 | 第92-93页 |
| ·Doubly complementary convolutional codes | 第93-96页 |
| ·成对互反卷积码的基本原理 | 第93-94页 |
| ·成对互反卷积码的CSA 译码 | 第94-96页 |
| ·本章小结 | 第96-97页 |
| 第六章 高速Ｖｉｔｅｒｂｉ译码器的设计与ＶＬＳＩ实现算法 | 第97-125页 |
| ·Viterbi 译码器（VD）的复杂度分析 | 第97-102页 |
| ·Viterbi 算法（VA）的代数描述 | 第97-98页 |
| ·Viterbi 算法的计算复杂度分析 | 第98-99页 |
| ·Viterbi 算法的VLSI 实现复杂度分析 | 第99-102页 |
| ·度量矩阵的线性计算方法 | 第102-105页 |
| ·VLSI并行结构 | 第105-108页 |
| ·脉动阵列 | 第105-106页 |
| ·波前阵列 | 第106-108页 |
| ·M 步译码算法 | 第108-111页 |
| ·M 步译码算法的实现原理 | 第108-110页 |
| ·M 步译码算法的实现复杂度分析 | 第110-111页 |
| ·流水式块译码算法 | 第111-114页 |
| ·流水式块译码算法的实现原理 | 第112-113页 |
| ·流水式块译码算法的实现复杂度分析 | 第113-114页 |
| ·Sliding Block VD 算法 | 第114-117页 |
| ·SBVD 译码算法的实现原理 | 第114-117页 |
| ·SBVD 译码算法的实现复杂度分析 | 第117页 |
| ·环形VD 算法 | 第117-121页 |
| ·环形VD 的实现原理 | 第118-120页 |
| ·环形VD 的实现复杂度分析 | 第120-121页 |
| ·各种方案的比较 | 第121-124页 |
| ·本章小结 | 第124-125页 |
| 第七章 高速Ｖｉｔｅｒｂｉ译码器的工程实现 | 第125-159页 |
| ·局部连线的设计方法 | 第125-133页 |
| ·卷积码的状态分类方法 | 第125-129页 |
| ·实现Viterbi 译码器的局部连线方法 | 第129-133页 |
| ·高速数据有效接收方法 | 第133-142页 |
| ·可靠的高速数据接收结构 | 第133-138页 |
| ·实现要求 | 第138-139页 |
| ·性能测试 | 第139-142页 |
| ·多维TCM 的编码符号同步方法 | 第142-147页 |
| ·相位差累加同步法与译码性能同步法 | 第143页 |
| ·累计度量和同步法 | 第143-146页 |
| ·回溯初始状态比较同步法 | 第146-147页 |
| ·300Mbps 信息速率的 Viterbi 译码器 | 第147-158页 |
| ·实现结构描述 | 第147-151页 |
| ·实现要求 | 第151-156页 |
| ·自检与性能测试 | 第156-158页 |
| ·系统电路 | 第158页 |
| ·本章小结 | 第158-159页 |
| 结束语 | 第159-161页 |
| 致谢 | 第161-162页 |
| 参考文献 | 第162-168页 |
| 攻博期间发表及录用的文章 | 第168页 |
