| 第一章 绪论 | 第1-15页 |
| 1．1 前言 | 第8-10页 |
| 1．2 并行处理系统发展概况 | 第10-13页 |
| 1．3 本课题主要研究内容 | 第13-15页 |
| 第二章 基于PCI总线的四片ADSP-21060高速处理板研究与实现 | 第15-52页 |
| 2．1 SHARC芯片和典型SHARC并行处理系统介绍 | 第15-29页 |
| 2．1．1 SHARC内部结构 | 第16-17页 |
| 2．1．2 SHARC多处理器内存 | 第17-18页 |
| 2．1．3 SHARC处理器DMA | 第18-19页 |
| 2．1．4 SHARC多处理器共享存储器总线 | 第19页 |
| 2．1．5 SHARC HOST INTERFACE | 第19-21页 |
| 2．1．6 SHARC的LINK PORT | 第21-23页 |
| 2．1．7 SHARC的串口 | 第23页 |
| 2．1．8 SHARC的引导模式 | 第23-29页 |
| 2．2 PCI总线结构和接口芯片S5933介绍 | 第29-37页 |
| 2．2．1 PCI概述 | 第29-33页 |
| 2．2．2 S5933简介 | 第33-37页 |
| 2．3 FPGA及FPGA逻辑设计简介 | 第37-42页 |
| 2．3．1 FLEX10K系列器件FPGA简介 | 第38-40页 |
| 2．3．2 FPGA的逻辑设计 | 第40-42页 |
| 2．4 总体结构及设计思想 | 第42-51页 |
| 2．4．1 总体结构 | 第42-43页 |
| 2．4．2 总体工作方式 | 第43-45页 |
| 2．4．3 FPGA的内部逻辑 | 第45-50页 |
| 2．4．4 系统的性能和潜力 | 第50-51页 |
| 2．5 本章小结 | 第51-52页 |
| 第三章 PCI设备Windows通用驱动程序设计 | 第52-61页 |
| 3．1 虚拟设备驱动程序概述 | 第52-54页 |
| 3．2 驱动程序的模式和开发工具的选择 | 第54-55页 |
| 3．3 驱动程序的特点和本设计 | 第55-60页 |
| 3．3．1 设备驱动的特点 | 第55-56页 |
| 3．3．2 本设计中的设备驱动 | 第56-60页 |
| 3．4 本章小结 | 第60-61页 |
| 结论 | 第61-62页 |
| 参考文献 | 第62-66页 |
| 攻读硕士学位期间发表的论文 | 第66-67页 |
| 致谢 | 第67页 |
