| 摘要 | 第1-6页 |
| Abstract | 第6-11页 |
| 第1章 绪论 | 第11-18页 |
| ·概述 | 第11-12页 |
| ·国内外发展现状 | 第12-15页 |
| ·本文主要研究内容和论文结构 | 第15-18页 |
| 第2章 宽带综合数据光同步网简介 | 第18-29页 |
| ·宽带综合数据光同步网的特点 | 第18-19页 |
| ·宽带综合数据光同步网的帧结构 | 第19-23页 |
| ·宽带综合数据光同步网的上行帧结构 | 第20-22页 |
| ·宽带综合数据光同步网的下行帧结构 | 第22-23页 |
| ·宽带综合数据光同步网的节点处理器模块 | 第23-27页 |
| ·宽带综合数据光同步网的集中器模块 | 第27-29页 |
| 第3章 集中器的原理及硬件设计 | 第29-45页 |
| ·集中器的原理 | 第29-32页 |
| ·集中器的硬件设计 | 第32-45页 |
| ·FPGA 概况 | 第32-33页 |
| ·Cyclone II 简要介绍 | 第33-36页 |
| ·集中器模块的硬件组成结构 | 第36-43页 |
| ·集中器模块的PCB 设计 | 第43-45页 |
| 第4章 集中器的核心软件设计 | 第45-80页 |
| ·ALTERA QUARTUS II 开发软件及设计流程 | 第45-46页 |
| ·VHDL 硬件描述语言 | 第46-47页 |
| ·NIOS II IDE 设计流程 | 第47-48页 |
| ·SOPC BUILDER 流程 | 第48-50页 |
| ·集中器的QUARTUS II 软件设计 | 第50-71页 |
| ·集中器FIFO 存储模块的软件设计 | 第50-59页 |
| ·集中器FIFO 读取模块的软件设计 | 第59-65页 |
| ·曼彻斯特编码的设计 | 第65-66页 |
| ·时钟模块的设计 | 第66-71页 |
| ·高速数据成帧的设计方法 | 第71页 |
| ·集中器模块的SOPC BUILDER 定制和NIOSII IDE 编程 | 第71-80页 |
| ·集中器模块的SOPC builder 定制 | 第71-77页 |
| ·集中器模块的NIOSII IDE 编程 | 第77-78页 |
| ·集中器模块的另一种设计方式 | 第78-80页 |
| 第5章 集中器进阶设计的理论研究 | 第80-83页 |
| 结论 | 第83-85页 |
| 参考文献 | 第85-87页 |
| 攻读硕士学位期间发表的论文和获得的科研成果 | 第87-88页 |
| 致谢 | 第88-89页 |
| 附录 A | 第89-91页 |
| 附录 B | 第91-93页 |
| 附录 C | 第93-94页 |
| 附录 D | 第94-95页 |
| 详细摘要 | 第95-105页 |