多通道可编程并行通信接口芯片XDC05的设计实现
| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-13页 |
| ·研究背景 | 第7-8页 |
| ·数字系统Top Down 设计方法 | 第8-9页 |
| ·多通道可编程并行通信接口芯片的设计目标 | 第9-10页 |
| ·论文的主要内容和章节安排 | 第10-11页 |
| ·本章小结 | 第11-13页 |
| 第二章 可编程并行通信接口芯片8255A | 第13-21页 |
| ·8255A 系统结构 | 第13-14页 |
| ·8255A 功能模块框图 | 第13页 |
| ·8255A 功能模块说明 | 第13-14页 |
| ·8255A 的控制字 | 第14-15页 |
| ·方式选择控制字 | 第14-15页 |
| ·端口C 按位置1/置0 控制字 | 第15页 |
| ·8255A 的工作方式 | 第15-19页 |
| ·方式0 | 第15-17页 |
| ·方式1 | 第17-18页 |
| ·方式2 | 第18-19页 |
| ·基于Verilog 的8255A 设计 | 第19-20页 |
| ·本章小结 | 第20-21页 |
| 第三章 XDC05 模块化设计 | 第21-35页 |
| ·XDC05 的系统框架 | 第21-22页 |
| ·端口电路设计 | 第22-25页 |
| ·端口A | 第23-24页 |
| ·端口B | 第24-25页 |
| ·端口C 输入缓冲器 | 第25页 |
| ·数据总线缓冲单元电路设计 | 第25-27页 |
| ·A 组控制、B 组控制电路设计 | 第27-30页 |
| ·A 组控制电路 | 第27-29页 |
| ·A 组端口电路 | 第29页 |
| ·B 组控制电路 | 第29页 |
| ·B 组端口电路 | 第29-30页 |
| ·数据锁存块电路设计 | 第30-32页 |
| ·XDC05 整体电路实现 | 第32-33页 |
| ·本章小结 | 第33-35页 |
| 第四章 XDC05 的仿真结果及分析 | 第35-45页 |
| ·数字电路仿真基本方法 | 第35-36页 |
| ·XDC05 仿真控制 | 第36-38页 |
| ·仿真时延的设定 | 第36-37页 |
| ·死锁电路仿真 | 第37页 |
| ·中断控制 | 第37-38页 |
| ·工作方式仿真 | 第38-44页 |
| ·工作方式0 | 第38-40页 |
| ·工作方式1 | 第40-43页 |
| ·工作方式2 | 第43-44页 |
| ·本章小结 | 第44-45页 |
| 第五章 XDC05 电路全定制版图设计 | 第45-55页 |
| ·版图设计规则 | 第45-47页 |
| ·版图设计技术 | 第47-49页 |
| ·ESD 保护设计 | 第49-51页 |
| ·整体版图的实现 | 第51-52页 |
| ·版图检查验证 | 第52-54页 |
| ·版图验证的作用 | 第52-53页 |
| ·版图验证过程 | 第53-54页 |
| ·本章小结 | 第54-55页 |
| 结束语 | 第55-57页 |
| 致谢 | 第57-58页 |
| 参考文献 | 第58-60页 |
| 在读期间的研究成果 | 第60-61页 |
| 附录 | 第61-64页 |
