| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第一章 绪论 | 第8-11页 |
| 1.1 课题背景与研究意义 | 第8页 |
| 1.2 国内外研究状况和发展趋势 | 第8-9页 |
| 1.3 本论文研究内容 | 第9-11页 |
| 第二章 FPGA 构建 PLC 输出控制器的方案设计 | 第11-19页 |
| 2.1 PLC 组成和控制原理简介 | 第11-13页 |
| 2.1.1 PLC 的组成 | 第11-12页 |
| 2.1.2 PLC 工作原理与工作方式 | 第12-13页 |
| 2.2 FPGA 设计流程及特点 | 第13-15页 |
| 2.3 FPGA 构建 PLC 输出控制器的功能需求分析 | 第15页 |
| 2.4 FPGA 构建 PLC 输出控制设计方案 | 第15-19页 |
| 2.4.1 位信息输出控制核设计方案 | 第15-16页 |
| 2.4.2 数据输出控制核设计方案 | 第16-17页 |
| 2.4.3 输出控制器设计方案 | 第17-19页 |
| 第三章 位信息输出控制核的设计与实现 | 第19-35页 |
| 3.1 命令字格式设计 | 第19-20页 |
| 3.2 工作时序设计 | 第20-21页 |
| 3.3 结构与功能模块设计 | 第21-33页 |
| 3.3.1 命令地址控制模块设计 | 第22-24页 |
| 3.3.2 写入位信息存储模块设计 | 第24-25页 |
| 3.3.3 PLC 输出映像存储器设计 | 第25-26页 |
| 3.3.4 位信息读写控制模块设计 | 第26-28页 |
| 3.3.5 高速输出位信息控制器设计 | 第28-31页 |
| 3.3.6 脉冲分配器设计 | 第31-32页 |
| 3.3.7 PLC 输出端口与输出锁存器设计 | 第32-33页 |
| 3.4 位信息输出控制核的实现 | 第33页 |
| 3.5 本章小结 | 第33-35页 |
| 第四章 数据输出控制核的设计与实现 | 第35-49页 |
| 4.1 命令字格式设计 | 第35-36页 |
| 4.2 工作时序设计 | 第36-37页 |
| 4.3 结构与功能模块设计 | 第37-48页 |
| 4.3.1 命令地址控制模块设计 | 第38-41页 |
| 4.3.2 数据转换存储器设计 | 第41-43页 |
| 4.3.3 数据传送控制模块设计 | 第43-46页 |
| 4.3.4 PLC 输出映像存储器设计 | 第46-47页 |
| 4.3.5 PLC 输出端口与输出锁存器设计 | 第47页 |
| 4.3.6 脉冲分配器设计 | 第47-48页 |
| 4.4 数据输出控制核的实现 | 第48页 |
| 4.5 本章小结 | 第48-49页 |
| 第五章 输出控制器的设计与实现 | 第49-62页 |
| 5.1 命令字格式设计 | 第49-50页 |
| 5.2 时序设计 | 第50-51页 |
| 5.3 结构与功能模块设计 | 第51-58页 |
| 5.4 数据总线控制器设计 | 第58-59页 |
| 5.5 软件设计 | 第59-61页 |
| 5.6 输出端口的扩展 | 第61页 |
| 5.7 本章小结 | 第61-62页 |
| 第六章 功能实现与验证 | 第62-73页 |
| 6.1 仿真与实验验证方案设计 | 第62-63页 |
| 6.1.1 仿真、实验环境 | 第62页 |
| 6.1.2 仿真验证方案 | 第62-63页 |
| 6.1.3 实验验证方案 | 第63页 |
| 6.2 功能仿真验证 | 第63-67页 |
| 6.3 时序仿真验证 | 第67页 |
| 6.4 实验验证 | 第67-71页 |
| 6.5 FPGA 芯片资源消耗及延时、功耗分析 | 第71-72页 |
| 6.6 本章小结 | 第72-73页 |
| 第七章 总结与展望 | 第73-74页 |
| 参考文献 | 第74-77页 |
| 附录 | 第77-91页 |
| 发表论文和参加科研情况说明 | 第91-92页 |
| 致谢 | 第92页 |