摘要 | 第4-5页 |
Abstract | 第5-6页 |
第1章 绪论 | 第9-13页 |
1.1 研究背景 | 第9-10页 |
1.2 国内外研究现状 | 第10-11页 |
1.3 论文研究内容及意义 | 第11-12页 |
1.4 论文组织结构与章节安排 | 第12-13页 |
第2章 锁相环频率综合器 | 第13-21页 |
2.1 锁相环频率综合器概述 | 第13-15页 |
2.1.2 锁相环的分类 | 第14页 |
2.1.3 锁相环频率综合器的设计指标 | 第14-15页 |
2.2 锁相环的基本电路模块 | 第15-17页 |
2.2.1 鉴频鉴相器 | 第15页 |
2.2.2 电荷泵 | 第15-16页 |
2.2.3 压控振荡器 | 第16页 |
2.2.4 分频器 | 第16页 |
2.2.5 环路滤波器 | 第16-17页 |
2.3 锁相环环路模型的建模 | 第17-21页 |
第3章 小数分频频率综合器 | 第21-53页 |
3.1 小数分频的原理 | 第21-22页 |
3.2 Δ-Σ调制器 | 第22-39页 |
3.2.1 Δ-Σ调制技术的概述 | 第22-25页 |
3.2.2 从Δ调制器到Δ-Σ调制器 | 第25-26页 |
3.2.3 Δ-Σ调制器的模型 | 第26-29页 |
3.2.4 高阶Δ-Σ调制器的结构 | 第29-32页 |
3.2.5 Δ-Σ调制器的性能指标 | 第32-33页 |
3.2.6 Δ-Σ调制器的设计和行为级仿真 | 第33-37页 |
3.2.7 Δ-Σ调制器的数字电路实现 | 第37-39页 |
3.3 双模预分频器的设计 | 第39-42页 |
3.3.1 相位开关型双模分频器 | 第39-40页 |
3.3.2 同步逻辑双模分频器 | 第40-41页 |
3.3.3 异步逻辑拓展的双模分频器 | 第41-42页 |
3.4 可编程多模分频器 | 第42-48页 |
3.4.1 可编程多模分频器的原理 | 第42-44页 |
3.4.2 脉冲吞咽分频器的设计 | 第44-48页 |
3.5 小数分频器的设计 | 第48-53页 |
3.5.1 小数分频器的整体结构 | 第48-49页 |
3.5.2 Δ-Σ调制器的Modelsim仿真和综合 | 第49-51页 |
3.5.3 可编程多模分频器仿真 | 第51-53页 |
第4章 锁相环关键电路设计 | 第53-107页 |
4.1 锁相环的环路参数设计 | 第53-82页 |
4.1.1 锁相环环路的离散采样系统模型 | 第53-63页 |
4.1.2 锁相环的噪声模型 | 第63-71页 |
4.1.3 环路滤波器的设计 | 第71-78页 |
4.1.4 频率综合器的设计指标规划 | 第78-79页 |
4.1.5 PLL环路参数与性能 | 第79-82页 |
4.2 压控振荡器 | 第82-86页 |
4.2.1 振荡器的原理 | 第82-83页 |
4.2.2 压控振荡器的结构 | 第83页 |
4.2.3 压控振荡器的设计 | 第83-86页 |
4.3 鉴频鉴相器与电荷泵 | 第86-98页 |
4.3.1 鉴相器工作原理 | 第86-87页 |
4.3.2 电荷泵的工作原理 | 第87页 |
4.3.3 鉴频鉴相器的设计 | 第87-91页 |
4.3.4 电荷泵的非理想效应 | 第91-94页 |
4.3.5 电荷泵的设计 | 第94-98页 |
4.4 高速分频器 | 第98-107页 |
4.4.1 高速触发器的结构 | 第99-104页 |
4.4.2 可编程逻辑门电路 | 第104-105页 |
4.4.3 高速分频器的设计 | 第105-107页 |
第5章 版图设计与仿真验证 | 第107-115页 |
5.1 电路的版图设计 | 第107-110页 |
5.1.1 版图的非理想效应与措施 | 第107-109页 |
5.1.2 小数频率综合器的版图 | 第109-110页 |
5.2 仿真验证和分析 | 第110-115页 |
5.2.1 锁相环的瞬态仿真结果 | 第110-111页 |
5.2.2 锁相环软件模型的建模和噪声仿真 | 第111-113页 |
5.2.3 小数频率综合器的性能指标总结 | 第113-115页 |
第6章 总结与展望 | 第115-119页 |
6.1 工作总结 | 第115-116页 |
6.2 工作展望 | 第116-119页 |
参考文献 | 第119-123页 |
致谢 | 第123页 |