基于PowerPC处理器的相控阵雷达波控模块的实现
| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第一章 绪论 | 第10-16页 |
| 1.1 论文背景及意义 | 第10-11页 |
| 1.2 国内外研究现状 | 第11-12页 |
| 1.3 研究内容及设计指标 | 第12-13页 |
| 1.3.1 研究内容 | 第12-13页 |
| 1.3.2 设计指标 | 第13页 |
| 1.4 本论文组织结构 | 第13-16页 |
| 第二章 波控系统分析 | 第16-24页 |
| 2.1 相控阵雷达波控系统 | 第16-18页 |
| 2.1.1 波控系统的基本组成 | 第16-17页 |
| 2.1.2 波控系统需求分析 | 第17-18页 |
| 2.2 波控系统原理 | 第18-22页 |
| 2.2.1 平面相控阵天线 | 第18-20页 |
| 2.2.2 波控码计算 | 第20-21页 |
| 2.2.3 坐标变换 | 第21-22页 |
| 2.3 波控系统实现方式 | 第22-23页 |
| 2.3.1 查表预处理法 | 第22页 |
| 2.3.2 集中式波控系统 | 第22-23页 |
| 2.3.3 分布式波控系统 | 第23页 |
| 2.4 本章小结 | 第23-24页 |
| 第三章 波控系统方案设计 | 第24-34页 |
| 3.1 软硬件划分 | 第24-26页 |
| 3.1.1 系统DAG模型 | 第24页 |
| 3.1.2 启发式遗传算法 | 第24-26页 |
| 3.2 阵面运算模块设计 | 第26-28页 |
| 3.2.1 硬件平台选择 | 第26-27页 |
| 3.2.2 系统硬件架构设计 | 第27-28页 |
| 3.3 系统关键点和难点设计 | 第28-32页 |
| 3.3.1 数据采集与传输 | 第28-30页 |
| 3.3.2 三角函数计算方式 | 第30-32页 |
| 3.4 误差补偿 | 第32-33页 |
| 3.5 本章小结 | 第33-34页 |
| 第四章 波控系统硬件电路设计 | 第34-46页 |
| 4.1 PowerPC内核总线结构 | 第34-35页 |
| 4.2 接口电路设计 | 第35-40页 |
| 4.2.1 复位电路 | 第35页 |
| 4.2.2 调试端口JTAG电路 | 第35-36页 |
| 4.2.3 串口接口电路 | 第36-39页 |
| 4.2.4 接收端电路 | 第39-40页 |
| 4.3 外部存储器Flash | 第40-41页 |
| 4.4 电源模块 | 第41-42页 |
| 4.5 温度传感器模块 | 第42-43页 |
| 4.6 电路板图及实物图 | 第43-44页 |
| 4.7 本章小结 | 第44-46页 |
| 第五章 软件实现及系统验证 | 第46-64页 |
| 5.1 波控系统软件工作流程 | 第46-47页 |
| 5.2 系统初始化流程设计与实现 | 第47-51页 |
| 5.2.1 Bootloader初始化流程设计 | 第47-49页 |
| 5.2.2 Bootloader私有命令格式定义 | 第49-50页 |
| 5.2.3 Bootloader程序设计 | 第50-51页 |
| 5.3 BSP设计 | 第51-53页 |
| 5.3.1 BSP简介 | 第52-53页 |
| 5.3.2 BSP开发实现 | 第53页 |
| 5.4 模块功能验证 | 第53-59页 |
| 5.4.1 Bootloader启动验证 | 第53-56页 |
| 5.4.2 外设接口模块验证 | 第56-59页 |
| 5.5 系统整体功能评估 | 第59-61页 |
| 5.5.1 输入输出测试 | 第59-60页 |
| 5.5.2 修正码补偿测试 | 第60-61页 |
| 5.5.3 结果分析 | 第61页 |
| 5.6 本章小结 | 第61-64页 |
| 第六章 总结与展望 | 第64-66页 |
| 6.1 总结 | 第64页 |
| 6.2 展望 | 第64-66页 |
| 致谢 | 第66-68页 |
| 参考文献 | 第68-70页 |
| 攻读硕士期间发表的论文 | 第70页 |
