| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 第一章 引言 | 第9-12页 |
| 1.1 频率合成技术国内外发展状况 | 第9-10页 |
| 1.2 本课题选题依据及其意义 | 第10-11页 |
| 1.2.1 课题选题依据 | 第10页 |
| 1.2.2 课题研究意义 | 第10-11页 |
| 1.3 论文的结构概述 | 第11-12页 |
| 第二章 锁相环技术的研究及应用 | 第12-25页 |
| 2.1 锁相环技术的原理 | 第12-13页 |
| 2.2 锁相环性能分析 | 第13-22页 |
| 2.2.1 锁相环的相位噪声分析 | 第13-19页 |
| 2.2.2 锁相环的环路稳定性 | 第19-22页 |
| 2.3 锁相环数字鉴相器的控制设计 | 第22-24页 |
| 2.3.1 PLL的控制分析 | 第22-24页 |
| 2.3.2 数字锁相环的控制电路设计 | 第24页 |
| 2.4 本章小结 | 第24-25页 |
| 第三章 频率合成器的研究 | 第25-34页 |
| 3.1 DDS频率合成的原理及性能分析 | 第25-28页 |
| 3.1.1 DDS频率合成原理 | 第25-26页 |
| 3.1.2 直接数字频率合成的性能分析 | 第26-28页 |
| 3.2 锁相环频率合成器 | 第28-29页 |
| 3.2.1 整数锁相环频率合成器 | 第28页 |
| 3.2.2 Delta-sigma分数锁相环频率合成器 | 第28-29页 |
| 3.3 宽带小步进频率合成方案选取分析 | 第29-31页 |
| 3.4 数字直接频率合成的控制分析 | 第31-33页 |
| 3.5 本章小结 | 第33-34页 |
| 第四章 宽带压控振荡器的设计 | 第34-51页 |
| 4.1 振荡器的基本理论 | 第34-38页 |
| 4.1.1 振荡器幅度平衡的稳定条件 | 第35-36页 |
| 4.1.2 振荡器相位平衡的稳定条件 | 第36-38页 |
| 4.2 宽带耦合压控振荡器设计的理论分析 | 第38-41页 |
| 4.2.1 耦合振荡器基础理论 | 第38-39页 |
| 4.2.2 宽带压控振荡器的相位条件 | 第39-41页 |
| 4.3 耦合振荡器的锁定带宽 | 第41-42页 |
| 4.4 均衡微带线振荡器微带线设计的理论分析 | 第42-44页 |
| 4.5 宽带振荡器硬件电路设计 | 第44-50页 |
| 4.5.1 推挽压控振荡器的电路设计及仿真 | 第44-47页 |
| 4.5.2 推挽结构压控振荡器的硬件电路测试结果 | 第47-48页 |
| 4.5.3 简单共集电极压控振荡器的设计及测试 | 第48-50页 |
| 4.5.4 宽带振荡器测试结果对比分析 | 第50页 |
| 4.6 VCO输出级电路设计 | 第50页 |
| 4.7 本章小结 | 第50-51页 |
| 第五章 宽带小步进频率源系统研制 | 第51-74页 |
| 5.1 主要技术指标 | 第51页 |
| 5.2 总体方案论证 | 第51-60页 |
| 5.2.1 频率范围 | 第52页 |
| 5.2.2 频率分辨率 | 第52-53页 |
| 5.2.3 输出功率 | 第53-55页 |
| 5.2.4 相位噪声 | 第55页 |
| 5.2.5 杂散 | 第55-60页 |
| 5.3 宽带小步进频率源硬件实现 | 第60-68页 |
| 5.3.1 参考模块硬件实现 | 第60-61页 |
| 5.3.2 控制部分设计考虑 | 第61-62页 |
| 5.3.3 电源部分设计考虑 | 第62页 |
| 5.3.4 锁相环模块硬件实现 | 第62-68页 |
| 5.4 系统调试与测试结果 | 第68-73页 |
| 5.4.1 调试注意问题 | 第68页 |
| 5.4.2 硬件调试 | 第68-70页 |
| 5.4.3 测试结果 | 第70-73页 |
| 5.5 本章小结 | 第73-74页 |
| 第六章 总结及展望 | 第74-75页 |
| 致谢 | 第75-76页 |
| 参考文献 | 第76-78页 |
| 攻硕期间取得的研究成果 | 第78-79页 |