摘要 | 第3-4页 |
abstract | 第4-5页 |
1 绪论 | 第9-14页 |
1.1 本文的研究背景及意义 | 第9-10页 |
1.2 国内外研究现状 | 第10-12页 |
1.2.1 飞机起落架着陆实测的研究现状 | 第10-11页 |
1.2.2 加速度、应力自动监测系统的研究现状 | 第11-12页 |
1.3 本文的研究目标、内容与技术路线 | 第12-14页 |
2 起落架着陆监测系统的总体设计方案 | 第14-26页 |
2.1 起落架的构造型式 | 第14-16页 |
2.1.1 前三点式起落架 | 第14-15页 |
2.1.2 支柱套筒式起落架 | 第15-16页 |
2.2 起落架主承力构件着陆时的总受力分析与有限元分析 | 第16-20页 |
2.2.1 减震支柱着陆时的总受力分析 | 第16-17页 |
2.2.2 机轮半轴着陆时的总受力分析 | 第17页 |
2.2.3 减震支柱与机轮半轴着陆瞬间的有限元分析 | 第17-20页 |
2.3 起落架主承力构件着陆载荷与应力的测量方法 | 第20-21页 |
2.3.1 载荷的测量方法 | 第20-21页 |
2.3.2 应力的测量方法 | 第21页 |
2.4 起落架着陆监测系统的总体设计方案 | 第21-24页 |
2.4.1 起落架着陆监测系统的需求分析 | 第21-23页 |
2.4.2 起落架着陆监测系统框架的总体设计 | 第23-24页 |
2.5 本章小结 | 第24-26页 |
3 起落架着陆监测系统的下位机硬件设计 | 第26-44页 |
3.1 下位机硬件总体设计方案 | 第26-27页 |
3.2 传感器选型与性能分析 | 第27-30页 |
3.2.1 加速度传感器的需求分析 | 第27页 |
3.2.2 加速度传感器的选型与温度性能测试 | 第27-28页 |
3.2.3 应变片的选型 | 第28-29页 |
3.2.4 应变片的温度补偿、温度测试以及应变改装 | 第29-30页 |
3.3 主控CPU选型与性能分析 | 第30-32页 |
3.3.1 系统对主控CPU的需求分析 | 第30-32页 |
3.3.2 主控CPU的选型 | 第32页 |
3.4 电源模块设计 | 第32-35页 |
3.4.1 系统电源的供给 | 第32-33页 |
3.4.2 系统电源电路的设计 | 第33-35页 |
3.5 系统电压电流转换与放大电路设计 | 第35-39页 |
3.6 存储芯片选型与外围电路设计 | 第39-41页 |
3.6.1 存储芯片容量的选择 | 第39-40页 |
3.6.2 存储芯片的外围电路设计 | 第40-41页 |
3.7 辅助电路设计与硬件抗干扰 | 第41-42页 |
3.7.1 LED指示灯与蜂鸣器电路的设计 | 第41-42页 |
3.7.2 硬件抗干扰 | 第42页 |
3.8 本章小结 | 第42-44页 |
4 起落架着陆监测系统的下位机软件设计 | 第44-58页 |
4.1 系统下位机软件总体设计 | 第44页 |
4.2 系统主程序软件设计 | 第44-45页 |
4.3 系统初始化软件设计 | 第45-46页 |
4.4 信号转换部分的软件设计 | 第46-47页 |
4.5 数据存储部分的软件设计 | 第47-56页 |
4.5.0 中断均方差处理子程序设计 | 第47-48页 |
4.5.1 数据标记处理子程序设计 | 第48-49页 |
4.5.2 NANDFlash存储子程序设计 | 第49-52页 |
4.5.3 RTC实时时钟获取 | 第52页 |
4.5.4 SD卡存储子程序软件设计 | 第52-56页 |
4.6 本章小结 | 第56-58页 |
5 起落架着陆监测系统的上位机软件设计 | 第58-62页 |
5.1 人机交互界面的软件选择与设计流程 | 第58页 |
5.2 系统上位机界面功能设计 | 第58-61页 |
5.3 本章小结 | 第61-62页 |
6 系统调试及部分测试结果分析 | 第62-73页 |
6.1 系统硬件调试 | 第62-63页 |
6.2 ADC精度与交替工作模式的测试 | 第63-66页 |
6.3 NANDFLASH存储测试 | 第66-68页 |
6.4 SD卡存储测试 | 第68-69页 |
6.5 系统功能验证实验 | 第69-72页 |
6.6 本章小结 | 第72-73页 |
7 结论与展望 | 第73-75页 |
7.1 结论 | 第73-74页 |
7.2 展望 | 第74-75页 |
致谢 | 第75-76页 |
参考文献 | 第76-79页 |
附录 | 第79页 |