基于VPX的高性能嵌入式系统驱动与管理技术研究
| 致谢 | 第5-6页 |
| 摘要 | 第6-7页 |
| ABSTRACT | 第7页 |
| 1 绪论 | 第13-17页 |
| 1.1 研究背景 | 第13-14页 |
| 1.2 国内外研究现状 | 第14-15页 |
| 1.3 课题研究内容 | 第15页 |
| 1.4 文章组织结构 | 第15-17页 |
| 2 相关技术概述 | 第17-27页 |
| 2.1 VPX总线 | 第17页 |
| 2.2 PCIe总线 | 第17-22页 |
| 2.2.1 PCIe体系架构 | 第18-19页 |
| 2.2.2 PCIe总线拓扑结构 | 第19-20页 |
| 2.2.3 PCIe配置空间 | 第20-22页 |
| 2.3 VxWorks操作系统 | 第22-25页 |
| 2.3.1 VxWorks操作系统特点 | 第22-23页 |
| 2.3.2 VxWorks系统架构 | 第23-25页 |
| 2.4 本章小结 | 第25-27页 |
| 3 硬件平台与软件架构设计 | 第27-37页 |
| 3.1 硬件平台架构 | 第27-31页 |
| 3.1.1 预处理板 | 第27-29页 |
| 3.1.2 嵌入式x86板 | 第29-30页 |
| 3.1.3 大容量存储板 | 第30-31页 |
| 3.2 软件架构设计 | 第31-35页 |
| 3.2.1 PCIe链路驱动层设计 | 第31-32页 |
| 3.2.2 设备驱动层设计 | 第32-34页 |
| 3.2.3 传输控制层设计 | 第34-35页 |
| 3.3 系统数据通路设计方案 | 第35-36页 |
| 3.4 本章小结 | 第36-37页 |
| 4 软件详细设计与实现 | 第37-71页 |
| 4.1 PCIe链路驱动设计与实现 | 第37-43页 |
| 4.1.1 PCIe设备枚举流程 | 第38-40页 |
| 4.1.2 PCIe地址映射配置 | 第40-41页 |
| 4.1.3 MSI与MSI-X中断配置 | 第41-43页 |
| 4.2 预处理板FPGA驱动设计与实现 | 第43-51页 |
| 4.2.1 控制FPGA驱动设计与实现 | 第43-47页 |
| 4.2.2 信号处理FPGA驱动设计与实现 | 第47-51页 |
| 4.3 大容量存储板驱动设计与实现 | 第51-55页 |
| 4.3.1 大容量存储板初始化流程 | 第52-53页 |
| 4.3.2 存储流控制寄存器接口设计 | 第53-55页 |
| 4.4 传输控制层设计与实现 | 第55-69页 |
| 4.4.1 CtrlUnit模块设计与实现 | 第55-61页 |
| 4.4.2 缓存管理模块设计与实现 | 第61-64页 |
| 4.4.3 监控流控制模块设计与实现 | 第64-67页 |
| 4.4.4 存储流控制模块设计与实现 | 第67-69页 |
| 4.5 本章小结 | 第69-71页 |
| 5 系统测试与结果分析 | 第71-87页 |
| 5.1 开发环境与测试平台 | 第71-73页 |
| 5.2 PCIe链路驱动测试 | 第73-76页 |
| 5.2.1 驱动加载测试 | 第73-75页 |
| 5.2.2 配置空间访问测试 | 第75-76页 |
| 5.2.3 地址映射与MSI-X配置测试 | 第76页 |
| 5.3 控制FPGA驱动测试 | 第76-78页 |
| 5.4 数据通路测试 | 第78-85页 |
| 5.4.1 监控流测试 | 第78-80页 |
| 5.4.2 存储流测试 | 第80-85页 |
| 5.5 本章小结 | 第85-87页 |
| 6 总结与展望 | 第87-89页 |
| 6.1 总结 | 第87页 |
| 6.2 展望 | 第87-89页 |
| 参考文献 | 第89-91页 |
| 作者简介 | 第91页 |
