基于PCIE总线的高速数据采集系统设计与实现
| 致谢 | 第5-7页 |
| 摘要 | 第7-8页 |
| Abstract | 第8-9页 |
| 1 绪论 | 第13-21页 |
| 1.1 研究背景和意义 | 第13-14页 |
| 1.2 国内外研究现状 | 第14-18页 |
| 1.3 本文主要工作 | 第18-21页 |
| 2 系统整体设计方案 | 第21-29页 |
| 2.1 引言 | 第21页 |
| 2.2 系统功能与指标 | 第21-22页 |
| 2.3 系统硬件设计方案 | 第22-24页 |
| 2.4 系统固件控制逻辑设计方案 | 第24-26页 |
| 2.5 系统设计难点 | 第26-27页 |
| 2.6 本章小结 | 第27-29页 |
| 3 系统ADC硬件设计与实现 | 第29-41页 |
| 3.1 引言 | 第29页 |
| 3.2 ADS5424模数转换芯片 | 第29-31页 |
| 3.3 ADC采集子板的原理图设计 | 第31-37页 |
| 3.3.1 电源配置模块 | 第32-33页 |
| 3.3.2 模拟信号输入模块 | 第33-34页 |
| 3.3.3 时钟信号输入模块 | 第34-35页 |
| 3.3.4 高速I/O接口模块 | 第35-37页 |
| 3.4 ADC采集子板的高速电路PCB设计 | 第37-39页 |
| 3.5 本章小结 | 第39-41页 |
| 4 系统的固件控制逻辑设计与实现 | 第41-79页 |
| 4.1 引言 | 第41页 |
| 4.2 FPGA固件控制逻辑开发工具介绍 | 第41-42页 |
| 4.3 ADC控制器固件控制逻辑设计 | 第42-44页 |
| 4.4 DDR3控制器固件控制逻辑设计 | 第44-57页 |
| 4.4.1 DDR3控制器的MIG模块配置设计 | 第45-51页 |
| 4.4.2 DDR3控制器高效用户读写接口实现 | 第51-57页 |
| 4.5 PCIE总线传输控制器固件控制逻辑设计 | 第57-75页 |
| 4.5.1 PCIE总线体系结构 | 第58-62页 |
| 4.5.2 PCIE总线传输控制器级联结构设计 | 第62-69页 |
| 4.5.3 PCIE总线传输控制器DMA接口实现 | 第69-75页 |
| 4.6 前后端FIFO设计 | 第75-77页 |
| 4.7 本章小结 | 第77-79页 |
| 5 系统测试 | 第79-97页 |
| 5.1 引言 | 第79页 |
| 5.2 系统测试平台搭建 | 第79-83页 |
| 5.2.1 系统软件测试平台 | 第79-82页 |
| 5.2.2 系统软硬件测试平台搭建 | 第82-83页 |
| 5.3 系统测试方案 | 第83-84页 |
| 5.4 系统上电状态测试 | 第84页 |
| 5.5 系统采集功能测试 | 第84-86页 |
| 5.6 系统缓存读写测试 | 第86-87页 |
| 5.7 系统传输功能测试 | 第87-95页 |
| 5.7.1 传输功能回环测试 | 第87-90页 |
| 5.7.2 传输功能FIFO测试 | 第90-95页 |
| 5.8 本章小结 | 第95-97页 |
| 6 总结和展望 | 第97-99页 |
| 6.1 本文总结 | 第97-98页 |
| 6.2 未来工作展望 | 第98-99页 |
| 参考文献 | 第99-103页 |
| 攻读硕士学位期间研究成果 | 第103页 |
