雷达信号实时分选算法的研究与FPGA实现
摘要 | 第5-6页 |
abstract | 第6-7页 |
第一章 绪论 | 第10-15页 |
1.1 选题背景及意义 | 第10-11页 |
1.2 国内外研究现状 | 第11-13页 |
1.3 论文主要内容及安排 | 第13-15页 |
第二章 雷达信号分选相关理论 | 第15-28页 |
2.1 引言 | 第15页 |
2.2 雷达信号分选特征参数 | 第15-18页 |
2.2.1 时域参数 | 第15-17页 |
2.2.2 频域参数 | 第17页 |
2.2.3 空域参数及脉冲幅度 | 第17-18页 |
2.3 雷达信号分选流程 | 第18-19页 |
2.4 脉冲参数聚类分选 | 第19-24页 |
2.4.1 雷达脉冲聚类分选概述 | 第19-20页 |
2.4.2 K-MEANS聚类算法 | 第20-22页 |
2.4.3 DBSCAN聚类算法 | 第22-24页 |
2.5 累积差值直方图算法(CDIF) | 第24-27页 |
2.6 本章小结 | 第27-28页 |
第三章 预分选算法的研究及FPGA实现 | 第28-52页 |
3.1 引言 | 第28页 |
3.2 快速预分选算法 | 第28-31页 |
3.3 预分选总体实现结构 | 第31-32页 |
3.4 规范化模块 | 第32-33页 |
3.5 临时聚类中心模块 | 第33-40页 |
3.5.1 结构框图 | 第33-35页 |
3.5.2 计算临时聚类中心模块 | 第35-38页 |
3.5.3 分配模块 | 第38-40页 |
3.6 BFS模块 | 第40-47页 |
3.6.1 结构框图 | 第40-42页 |
3.6.2 当前层邻居关系准备 | 第42-43页 |
3.6.3 搜集当前层邻居节点 | 第43页 |
3.6.4 搜集下一层节点队列 | 第43-47页 |
3.7 预分选输出模块 | 第47-48页 |
3.8 性能分析 | 第48-51页 |
3.8.1 资源消耗 | 第48页 |
3.8.2 分选效果 | 第48-50页 |
3.8.3 处理速度对比分析 | 第50-51页 |
3.9 本章小结 | 第51-52页 |
第四章 主分选算法FPGA实现 | 第52-65页 |
4.1 引言 | 第52页 |
4.2 主分选总体实现结构 | 第52-54页 |
4.3 数据准备与输出 | 第54-56页 |
4.3.1 数据准备 | 第54-55页 |
4.3.2 数据输出 | 第55-56页 |
4.4 建立直方图及门限检测 | 第56-59页 |
4.5 序列搜索 | 第59-61页 |
4.6 数据重组 | 第61-62页 |
4.7 性能分析 | 第62-64页 |
4.7.1 资源消耗 | 第62-63页 |
4.7.2 分选效果 | 第63-64页 |
4.8 本章小结 | 第64-65页 |
第五章 雷达信号分选的测试 | 第65-74页 |
5.1 引言 | 第65页 |
5.2 雷达信号分选信号环境的数字模拟 | 第65-67页 |
5.2.1 单个辐射源脉冲流的产生 | 第65-66页 |
5.2.2 脉冲描述字数据的生成 | 第66-67页 |
5.3 测试系统结构 | 第67-69页 |
5.4 测试结果与分析 | 第69-73页 |
5.5 本章小结 | 第73-74页 |
第六章 总结与展望 | 第74-76页 |
6.1 全文总结 | 第74-75页 |
6.2 研究展望 | 第75-76页 |
致谢 | 第76-77页 |
参考文献 | 第77-80页 |