| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第11-16页 |
| 1.1 研究背景及意义 | 第11-12页 |
| 1.2 国内外研究及产品现状 | 第12-15页 |
| 1.2.1 国内外研究现状 | 第12-14页 |
| 1.2.2 国内外产品现状 | 第14-15页 |
| 1.3 本文的主要工作及论文结构 | 第15-16页 |
| 第二章 ADC的基本理论以及SAR ADC的工作原理 | 第16-28页 |
| 2.1 ADC简介 | 第16-17页 |
| 2.2 ADC的主要性能指标 | 第17-21页 |
| 2.2.1 静态特性指标 | 第17-19页 |
| 2.2.2 动态特性指标 | 第19-21页 |
| 2.3 主要ADC结构 | 第21-27页 |
| 2.3.1 并行比较ADC | 第21-22页 |
| 2.3.2 调制型ADC | 第22-23页 |
| 2.3.3 流水线型ADC | 第23-24页 |
| 2.3.4 逐次逼近（SAR）ADC | 第24-27页 |
| 2.4 本章小结 | 第27-28页 |
| 第三章 全差分tri-level DAC的设计 | 第28-40页 |
| 3.1 电容失配分析 | 第28-29页 |
| 3.2 分段电容结构分析 | 第29-31页 |
| 3.3 全差分结构分析 | 第31页 |
| 3.4 tri-level DAC分析 | 第31-33页 |
| 3.5 DAC的MATLB建模 | 第33-38页 |
| 3.6 寄生电容分析 | 第38-39页 |
| 3.7 本章小结 | 第39-40页 |
| 第四章 关键单元电路的设计 | 第40-52页 |
| 4.1 栅压自举开关的设计 | 第40-43页 |
| 4.1.1 电荷注入效应 | 第40-41页 |
| 4.1.2 时钟馈通效应 | 第41-42页 |
| 4.1.3 栅压自举开关的设计与仿真 | 第42-43页 |
| 4.2 动态比较器的设计 | 第43-49页 |
| 4.2.1 比较器参数设置 | 第43-44页 |
| 4.2.2 动态比较器结构分析 | 第44-46页 |
| 4.2.3 动态比较器噪声分析 | 第46-49页 |
| 4.3 时序和逻辑电路设计 | 第49-51页 |
| 4.3.1 时序电路设计 | 第49-50页 |
| 4.3.2 控制逻辑电路设计 | 第50-51页 |
| 4.4 本章小结 | 第51-52页 |
| 第五章 电路版图设计与仿真结果 | 第52-67页 |
| 5.1 电路版图设计 | 第52-62页 |
| 5.1.1 纳米级制造工艺的主要效应 | 第52-55页 |
| 5.1.1.1 STI效应 | 第52-53页 |
| 5.1.1.2 WEP效应 | 第53-54页 |
| 5.1.1.3 电路设计中解决STI WEP效应的方法 | 第54-55页 |
| 5.1.1.4 版图设计中解决STI WEP效应的方法 | 第55页 |
| 5.1.2 系统布局 | 第55-56页 |
| 5.1.3 电容版图设计 | 第56-58页 |
| 5.1.3.1 MOS电容 | 第56-57页 |
| 5.1.3.2 金属电容 | 第57页 |
| 5.1.3.3 DAC单位电容的设计 | 第57-58页 |
| 5.1.4 12位1MS/s SAR ADC的版图实现 | 第58-62页 |
| 5.1.4.1 栅压自举开关的版图实现 | 第58-59页 |
| 5.1.4.2 DAC电容阵列的版图实现 | 第59-60页 |
| 5.1.4.3 核心电路的版图实现 | 第60-61页 |
| 5.1.4.4 整体ADC的版图实现 | 第61-62页 |
| 5.2 仿真结果及分析 | 第62-66页 |
| 5.2.1 栅压自举开关的仿真结果及分析 | 第62-63页 |
| 5.2.2 动态比较器的仿真结果及分析 | 第63页 |
| 5.2.3 时序电路的仿真结果及分析 | 第63-64页 |
| 5.2.4 对整体电路的仿真结果及分析 | 第64-66页 |
| 5.3 本章小结 | 第66-67页 |
| 第六章 结论 | 第67-69页 |
| 6.1 本文的主要工作和贡献 | 第67-68页 |
| 6.2 后续工作展望 | 第68-69页 |
| 致谢 | 第69-70页 |
| 参考文献 | 第70-73页 |
| 攻读硕士学位期间取得的成果 | 第73-74页 |
