| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 第一章 绪论 | 第9-19页 |
| 1.1 研究背景和意义 | 第9-10页 |
| 1.2 高速SAR ADC研究现状与发展趋势 | 第10-18页 |
| 1.2.1 异步SAR ADC | 第11-12页 |
| 1.2.2 多比特/每比较周期SAR ADC | 第12-13页 |
| 1.2.3 二分查找SAR ADC | 第13-16页 |
| 1.2.4 多比较器串行SAR ADC | 第16-18页 |
| 1.3 论文的主要工作和结构安排 | 第18-19页 |
| 第二章 逐次逼近型模数转换器概述 | 第19-29页 |
| 2.1 工作原理与系统结构 | 第19-20页 |
| 2.2 主要性能指标 | 第20-23页 |
| 2.2.1 动态性能 | 第20-21页 |
| 2.2.2 静态性能 | 第21-23页 |
| 2.3 各组成模块及分析 | 第23-28页 |
| 2.3.1 采样开关 | 第23-25页 |
| 2.3.2 电容阵列 | 第25-27页 |
| 2.3.3 比较器 | 第27-28页 |
| 2.4 本章小结 | 第28-29页 |
| 第三章 基于分段电容阵列的 10-bit 150MS/s SAR ADC设计 | 第29-48页 |
| 3.1 ADC结构 | 第29-30页 |
| 3.2 工作流程 | 第30-31页 |
| 3.3 转换速度提高分析 | 第31-32页 |
| 3.4 寄生补偿与冗余校正 | 第32-35页 |
| 3.5 各部分电路设计 | 第35-42页 |
| 3.5.1 采样开关 | 第35-37页 |
| 3.5.2 电容阵列 | 第37-38页 |
| 3.5.3 比较器 | 第38-42页 |
| 3.5.4 数字逻辑 | 第42页 |
| 3.6 仿真性能分析 | 第42-46页 |
| 3.7 本章小结 | 第46-48页 |
| 第四章 基于分段预量化-旁路的高速低功耗SAR ADC设计 | 第48-62页 |
| 4.1 预量化-旁路概念 | 第48-49页 |
| 4.2 系统结构与工作流程 | 第49-51页 |
| 4.3 分段预量化-旁路性能分析 | 第51-55页 |
| 4.3.1 功耗分析 | 第51-52页 |
| 4.3.2 线性度分析 | 第52-54页 |
| 4.3.3 速度分析 | 第54-55页 |
| 4.4 动态与静态性能分析 | 第55-60页 |
| 4.5 芯片版图 | 第60页 |
| 4.6 本章小结 | 第60-62页 |
| 第五章 总结与展望 | 第62-64页 |
| 5.1 工作总结 | 第62页 |
| 5.2 展望 | 第62-64页 |
| 致谢 | 第64-65页 |
| 参考文献 | 第65-70页 |
| 攻读硕士学位期间取得的成果 | 第70-72页 |