UHF RFID读写器芯片接收链路数字基带电路设计
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第10-15页 |
| 1.1 课题研究背景及意义 | 第10-12页 |
| 1.2 读写器芯片研究现状 | 第12-13页 |
| 1.3 论文主要工作及组织结构 | 第13-15页 |
| 第二章 接收链路数字基带电路系统分析与架构设计 | 第15-24页 |
| 2.1 接收链路数字基带电路系统分析 | 第15-16页 |
| 2.2 协议 | 第16-22页 |
| 2.2.1 物理层 | 第16-17页 |
| 2.2.2 标签识别层 | 第17页 |
| 2.2.3 调制和编码要求 | 第17-21页 |
| 2.2.4 链路时序要求 | 第21-22页 |
| 2.3 接收链路数字基带电路设计指标 | 第22页 |
| 2.4 接收链路数字基带电路架构设计 | 第22-23页 |
| 2.5 本章小结 | 第23-24页 |
| 第三章 接收链路数字基带电路关键模块分析 | 第24-39页 |
| 3.1 级联积分梳状滤波器 | 第24-29页 |
| 3.1.1 降采样分析 | 第24-28页 |
| 3.1.2 级联积分梳状滤波器原理 | 第28-29页 |
| 3.2 半带滤波器 | 第29-31页 |
| 3.2.1 多速率信号系统分析 | 第29-30页 |
| 3.2.2 半带滤波器原理 | 第30-31页 |
| 3.3 FIR滤波器 | 第31-32页 |
| 3.3.1 数字滤波器分析 | 第31-32页 |
| 3.3.2 FIR滤波器原理 | 第32页 |
| 3.4 功率计算 | 第32-35页 |
| 3.5 码元同步 | 第35-37页 |
| 3.6 CRC校验 | 第37-38页 |
| 3.7 本章小结 | 第38-39页 |
| 第四章 接收链路数字基带电路设计 | 第39-69页 |
| 4.1 CIC滤波器设计 | 第39-42页 |
| 4.2 半带滤波器设计 | 第42-46页 |
| 4.3 FIR滤波器设计 | 第46-48页 |
| 4.4 功率计算模块设计 | 第48-49页 |
| 4.5 码元同步模块设计 | 第49-60页 |
| 4.5.1 内插器 | 第50-53页 |
| 4.5.2 误差检测器 | 第53-55页 |
| 4.5.3 环路滤波器 | 第55页 |
| 4.5.4 数控振荡器 | 第55-57页 |
| 4.5.5 匹配滤波器 | 第57-58页 |
| 4.5.6 频偏预估 | 第58页 |
| 4.5.7 采样判决 | 第58-59页 |
| 4.5.8 环路仿真 | 第59-60页 |
| 4.6 解码模块设计 | 第60-63页 |
| 4.6.1 FM0解码 | 第60-62页 |
| 4.6.2 Miller解码 | 第62-63页 |
| 4.7 CRC校验模块设计 | 第63-64页 |
| 4.8 串并转换模块设计 | 第64-65页 |
| 4.9 控制模块设计 | 第65-67页 |
| 4.10接收链路仿真 | 第67-68页 |
| 4.11本章小结 | 第68-69页 |
| 第五章 FPGA验证 | 第69-74页 |
| 5.1 FPGA验证 | 第69-73页 |
| 5.2 本章小结 | 第73-74页 |
| 第六章 芯片设计 | 第74-81页 |
| 6.1 芯片设计流程 | 第74页 |
| 6.2 综合与仿真 | 第74-77页 |
| 6.3 版图设计与仿真 | 第77-80页 |
| 6.4 本章小结 | 第80-81页 |
| 第七章 总结与展望 | 第81-83页 |
| 7.1 论文总结 | 第81页 |
| 7.2 展望 | 第81-83页 |
| 致谢 | 第83-84页 |
| 参考文献 | 第84-87页 |
