基于环形振荡器的锁相环相位噪声研究
| 摘要 | 第5-6页 |
| abstract | 第6-7页 |
| 第一章 绪论 | 第11-16页 |
| 1.1 研究背景 | 第11-12页 |
| 1.2 国内外研究概况 | 第12-13页 |
| 1.3 研究发展态势 | 第13-14页 |
| 1.4 论文的主要内容和结构 | 第14-16页 |
| 第二章 锁相环基本理论与主要技术指标 | 第16-26页 |
| 2.1 锁相环系统基本原理 | 第16-19页 |
| 2.1.1 锁相环工作原理 | 第16-18页 |
| 2.1.2 电荷泵锁相环原理 | 第18-19页 |
| 2.2 锁相环技术指标 | 第19-25页 |
| 2.2.1 相位噪声 | 第19-21页 |
| 2.2.1.1 功率谱密度 | 第20页 |
| 2.2.1.2 单边功率谱密度 | 第20-21页 |
| 2.2.2 时间抖动 | 第21-22页 |
| 2.2.2.1 周期抖动 | 第21页 |
| 2.2.2.2 周期对周期抖动 | 第21-22页 |
| 2.2.2.3 绝对抖动 | 第22页 |
| 2.2.3 相位噪声与周期抖动的关系 | 第22-23页 |
| 2.2.4 杂散信号 | 第23-24页 |
| 2.2.5 锁定时间 | 第24-25页 |
| 2.3 本章小结 | 第25-26页 |
| 第三章 噪声基本理论 | 第26-30页 |
| 3.1 噪声理论 | 第26-29页 |
| 3.1.1 器件电子噪声理论 | 第26-27页 |
| 3.1.1.1 噪声的统计特性 | 第26页 |
| 3.1.1.2 噪声谱 | 第26页 |
| 3.1.1.3 噪声的相关性 | 第26-27页 |
| 3.1.2 噪声类型 | 第27-29页 |
| 3.1.2.1 热噪声 | 第27-28页 |
| 3.1.2.2 闪烁噪声 | 第28-29页 |
| 3.1.2.3 散粒噪声 | 第29页 |
| 3.2 本章小结 | 第29-30页 |
| 第四章 电荷泵锁相环的系统模型 | 第30-49页 |
| 4.1 锁相环系统的相噪分析 | 第30-32页 |
| 4.1.1 电荷泵锁相环相噪模型 | 第30-31页 |
| 4.1.2 电荷泵锁相环相噪计算公式 | 第31-32页 |
| 4.2 锁相环相位噪声优化技术 | 第32-38页 |
| 4.2.1 参考源 | 第32-33页 |
| 4.2.2 压控振荡器相位噪声优化 | 第33-38页 |
| 4.2.2.1 压控振荡器的噪声分析 | 第34-36页 |
| 4.2.2.2 环形振荡器噪声优化 | 第36-38页 |
| 4.3 锁相环各模块数学模型建模 | 第38-47页 |
| 4.3.1 鉴频鉴相器建模 | 第38-41页 |
| 4.3.2 电荷泵建模 | 第41页 |
| 4.3.3 环路滤波器建模 | 第41-44页 |
| 4.3.3.1 常用的环路滤波器 | 第41-42页 |
| 4.3.3.2 二阶环路滤波器建模 | 第42-44页 |
| 4.3.4 压控振荡器建模 | 第44-46页 |
| 4.3.5 分频器的建模及仿真 | 第46-47页 |
| 4.4 锁相环数学模型建模 | 第47-48页 |
| 4.5 总结 | 第48-49页 |
| 第五章 电荷泵锁相环系统电路设计 | 第49-71页 |
| 5.1 鉴频鉴相器电路设计 | 第49-53页 |
| 5.2 电荷泵电路设计 | 第53-56页 |
| 5.3 环形振荡器电路设计 | 第56-66页 |
| 5.3.1 振荡条件 | 第56-57页 |
| 5.3.2 延迟单元电路设计 | 第57-62页 |
| 5.3.3 差分环形振荡器的相位噪声分析 | 第62-65页 |
| 5.3.4 缓冲器电路设计 | 第65-66页 |
| 5.4 分频器电路设计 | 第66-69页 |
| 5.4.1 模拟式分频器电路设计 | 第66-68页 |
| 5.4.2 数字式分频器电路设计 | 第68-69页 |
| 5.5 总结 | 第69-71页 |
| 第六章 电荷泵锁相环相位噪声及稳定性分析 | 第71-85页 |
| 6.1 引言 | 第71页 |
| 6.2 电荷泵锁相环的稳定性分析 | 第71-75页 |
| 6.3 CP-PLL的相位噪声 | 第75-80页 |
| 6.3.1 各噪声源的相位噪声 | 第75-78页 |
| 6.3.1.1 参考信号的相位噪声 | 第76页 |
| 6.3.1.2 PFD&CP&LPF的电压噪声 | 第76-77页 |
| 6.3.1.3 VCO带缓冲电路的相位噪声 | 第77页 |
| 6.3.1.4 分频器的相位噪声 | 第77-78页 |
| 6.3.2 CP-PLL总相位噪声 | 第78-80页 |
| 6.4 CP-PLL总相位噪声影响因素 | 第80-84页 |
| 6.4.1 改变参考源相位噪声 | 第80-81页 |
| 6.4.2 改变VCO的相位噪声 | 第81-82页 |
| 6.4.3 改变环路参数 | 第82-84页 |
| 6.4.3.1 改变环路带宽 | 第82页 |
| 6.4.3.2 改变相位裕度 | 第82-83页 |
| 6.4.3.3 改变分频比 | 第83-84页 |
| 6.5 总结 | 第84-85页 |
| 第七章 总结与展望 | 第85-87页 |
| 7.1 工作总结 | 第85页 |
| 7.2 工作中的不足和展望 | 第85-87页 |
| 致谢 | 第87-88页 |
| 参考 文献 | 第88-92页 |
| 攻读硕士学位期间取得的成果 | 第92-93页 |
