| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第1章 绪论 | 第9-13页 |
| 1.1 研究背景 | 第9-10页 |
| 1.2 国内外研究现状 | 第10-11页 |
| 1.3 本课题的研究内容与章节安排 | 第11-13页 |
| 1.3.1 研究内容 | 第11-12页 |
| 1.3.2 章节安排 | 第12-13页 |
| 第2章 高速串行总线互连技术 | 第13-23页 |
| 2.1 RapidIO 互连技术 | 第13-19页 |
| 2.1.1 RapidIO 体系结构 | 第13-14页 |
| 2.1.2 逻辑链路层事务包类型 | 第14-16页 |
| 2.1.3 串行物理层 | 第16-18页 |
| 2.1.4 应用环境 | 第18-19页 |
| 2.2 HyperLink 互连技术 | 第19-23页 |
| 2.2.1 HyperLink 体系结构 | 第19页 |
| 2.2.2 逻辑链路层事务包类型 | 第19-20页 |
| 2.2.3 串行物理层 | 第20-23页 |
| 第3章 高速串行总线技术研究分析 | 第23-37页 |
| 3.1 SerDes 宏模块 | 第23-25页 |
| 3.1.1 通用技术 | 第23-24页 |
| 3.1.2 创新技术 | 第24-25页 |
| 3.2 数据传输及地址映射方式 | 第25-29页 |
| 3.2.1 RapidIO 数据传输方式 | 第25-27页 |
| 3.2.2 HyperLink 地址映射方式 | 第27-29页 |
| 3.3 流量控制机制 | 第29-31页 |
| 3.3.1 RapidIO 流量控制 | 第29-30页 |
| 3.3.2 HyperLink 流量控制 | 第30-31页 |
| 3.4 中断管理机制 | 第31-37页 |
| 3.4.1 RapidIO 中断 | 第31-33页 |
| 3.4.2 HyperLink 中断 | 第33-37页 |
| 第4章 多 DSPs 的高速数据交换系统 | 第37-45页 |
| 4.1 基于 TMS320C6455 的高速数据交换系统 | 第37-38页 |
| 4.2 基于 TMS320C6678 的高速数据交换系统 | 第38-43页 |
| 4.2.1 DSP RapidIO 模块 | 第41-42页 |
| 4.2.2 DSP HyperLink 模块 | 第42-43页 |
| 4.3 高速系统 PCB 设计 | 第43-44页 |
| 4.4 本章小结 | 第44-45页 |
| 第5章 多 DSPs 高速数据交换软件开发 | 第45-69页 |
| 5.1 C6455 SRIO 程序性能测试 | 第45-54页 |
| 5.1.1 主程序功能与设计流程 | 第45-46页 |
| 5.1.2 初始化及通道连接 | 第46-48页 |
| 5.1.3 通信模式 | 第48-51页 |
| 5.1.4 测试结果 | 第51-54页 |
| 5.2 C6678 SRIO 程序性能测试 | 第54-62页 |
| 5.2.1 主程序功能与设计流程 | 第54-55页 |
| 5.2.2 初始化及通道连接 | 第55-57页 |
| 5.2.3 通信模式 | 第57-60页 |
| 5.2.4 测试结果 | 第60-62页 |
| 5.3 C6678 HyperLink 程序性能测试 | 第62-68页 |
| 5.3.1 主程序功能与设计流程 | 第62-63页 |
| 5.3.2 初始化及通道连接 | 第63-66页 |
| 5.3.3 基于站管理的通信测试 | 第66-67页 |
| 5.3.4 测试结果 | 第67-68页 |
| 5.4 本章小结 | 第68-69页 |
| 第6章 总结与展望 | 第69-71页 |
| 参考文献 | 第71-73页 |
| 致谢 | 第73页 |
