| 摘要 | 第4-5页 |
| ABSTRACT | 第5-6页 |
| 第一章 绪论 | 第9-13页 |
| 1.1 低功耗SARADC的研究背景与意义 | 第9-10页 |
| 1.2 低功耗SARADC的发展趋势与国内外研究现状 | 第10-11页 |
| 1.3 研究内容以及论文内容安排 | 第11-13页 |
| 第二章 SAR ADC的概述 | 第13-21页 |
| 2.1 SAR ADC的主要参数 | 第13-15页 |
| 2.1.1 ADC的静态特性 | 第13-14页 |
| 2.1.2 ADC的动态特性 | 第14-15页 |
| 2.2 SAR ADC的工作基本原理 | 第15-20页 |
| 2.2.1 SAR ADC电容阵列 | 第16-17页 |
| 2.2.2 比较器 | 第17-19页 |
| 2.2.3 数字控制逻辑电路与开关 | 第19-20页 |
| 2.3 本章小结 | 第20-21页 |
| 第三章 几种高能效电容阵列的介绍 | 第21-29页 |
| 3.1 TRI-LEVEL电容阵列 | 第21-24页 |
| 3.2 ENERGY BACK电容阵列 | 第24-25页 |
| 3.3 HYBRID电容阵列 | 第25-26页 |
| 3.4 SUB-MERGING DAC电容阵列 | 第26-28页 |
| 3.5 本章小结 | 第28-29页 |
| 第四章 整体电路的设计 | 第29-55页 |
| 4.1 高能效的电容阵列设计 | 第29-38页 |
| 4.1.1 电容阵列的转换方案 | 第29-32页 |
| 4.1.2 电容阵列的转换能量 | 第32-36页 |
| 4.1.3 电容阵列的线性度分析 | 第36-38页 |
| 4.2 比较器电路的设计 | 第38-48页 |
| 4.2.1 几种前置预放大器 | 第38-41页 |
| 4.2.2 锁存比较器 | 第41-42页 |
| 4.2.3 比较器的失调电压分析 | 第42-47页 |
| 4.2.4 本文所设计的低功耗低失调比较器 | 第47-48页 |
| 4.3 数字控制逻辑电路 | 第48-53页 |
| 4.3.1 寄存器阵列 | 第48-50页 |
| 4.3.2 带有译码逻辑的开关控制电路 | 第50-53页 |
| 4.4 电平转换电路 | 第53-54页 |
| 4.5 本章小结 | 第54-55页 |
| 第五章 整体电路的仿真结果 | 第55-61页 |
| 5.1 整体电路结构图 | 第55-56页 |
| 5.2 电容阵列的仿真结果 | 第56-57页 |
| 5.2.1 单个转换周期的电容阵列的转换时序的瞬态仿真结果 | 第56页 |
| 5.2.2 一个正弦周期的电容阵列的转换时序的瞬态仿真结果 | 第56-57页 |
| 5.3 比较器的仿真结果 | 第57-58页 |
| 5.3.1 比较器的时序仿真 | 第57页 |
| 5.3.2 比较器的monte carlo分析 | 第57-58页 |
| 5.4 数字逻辑以及开关的时序仿真 | 第58-59页 |
| 5.5 整体电路的仿真图 | 第59-60页 |
| 5.6 本章小结 | 第60-61页 |
| 第六章 总结与展望 | 第61-62页 |
| 参考文献 | 第62-66页 |
| 在学期间的研究成果 | 第66-67页 |
| 致谢 | 第67页 |
