便携式应答器检测工具的研究与设计
| 摘要 | 第4-5页 |
| ABSTRACT | 第5-6页 |
| 第一章 绪论 | 第9-11页 |
| 1.1 课题研究背景和意义 | 第9页 |
| 1.2 论文研究内容 | 第9-10页 |
| 1.3 本文结构 | 第10-11页 |
| 第二章 相关技术 | 第11-19页 |
| 2.1 FPGA技术简介 | 第11-14页 |
| 2.1.1 FPGA芯片EP3C25介绍 | 第11-12页 |
| 2.1.2 使用的IP核介绍 | 第12-14页 |
| 2.2 数字滤波器介绍 | 第14-18页 |
| 2.2.1 数字滤波器简介 | 第14-15页 |
| 2.2.2 ⅡR滤波器原理 | 第15-18页 |
| 2.3 本章小结 | 第18-19页 |
| 第三章 硬件电路设计 | 第19-29页 |
| 3.1 原理图设计 | 第19-26页 |
| 3.1.1 电源电路 | 第20-21页 |
| 3.1.2 FPGA及配置电路 | 第21-23页 |
| 3.1.3 USB接口电路 | 第23-24页 |
| 3.1.4 天线及放大电路 | 第24-26页 |
| 3.2 PCB设计 | 第26-28页 |
| 3.2.1 PCB设计流程 | 第26-27页 |
| 3.2.2 PCB设计成果 | 第27-28页 |
| 3.3 本章小结 | 第28-29页 |
| 第四章 FPGA软件设计 | 第29-55页 |
| 4.1 FPGA软件构架 | 第29-30页 |
| 4.2 控制及通信部分 | 第30-36页 |
| 4.2.1 指令判断模块 | 第30-32页 |
| 4.2.2 发送模块 | 第32-34页 |
| 4.2.3 复位模块 | 第34-36页 |
| 4.3 读应答器部分 | 第36-47页 |
| 4.3.1 数字滤波器的设计与实现 | 第37-42页 |
| 4.3.2 FSK解调算法的设计与实现 | 第42-46页 |
| 4.3.3 读成功或超时判断 | 第46-47页 |
| 4.4 写应答器部分 | 第47-49页 |
| 4.4.1 OOK调制的设计和实现 | 第48-49页 |
| 4.4.2 写成功或超时判断 | 第49页 |
| 4.5 DBPL信号的检测 | 第49-53页 |
| 4.6 本章小结 | 第53-55页 |
| 第五章 时序分析及功能展示 | 第55-61页 |
| 5.1 时序分析 | 第55-58页 |
| 5.1.1 时序分析的原理 | 第55-56页 |
| 5.1.2 时序分析的实现 | 第56-58页 |
| 5.2 功能展示 | 第58-60页 |
| 5.3 本章小结 | 第60-61页 |
| 第六章 总结与展望 | 第61-63页 |
| 参考文献 | 第63-66页 |
| 致谢 | 第66-67页 |
| 攻读学位期间发表或已录用的学术论文 | 第67页 |
