基于CCSDS标准的低码率LDPC码的编码器设计
| 摘要 | 第5-6页 |
| Abstract | 第6-7页 |
| 第1章 绪论 | 第12-18页 |
| 1.1 信息论 | 第12-13页 |
| 1.2 信道编码 | 第13-15页 |
| 1.3 LDPC码的研究现状 | 第15-16页 |
| 1.4 论文研究内容简介 | 第16-18页 |
| 第2章 LDPC码的基本原理 | 第18-32页 |
| 2.1 有限域 | 第18-19页 |
| 2.2 线性分组码 | 第19-21页 |
| 2.3 LDPC码的基本概念 | 第21-23页 |
| 2.4 LDPC码的编译码 | 第23-26页 |
| 2.4.1 LDPC码编码 | 第23-25页 |
| 2.4.2 LDPC码的译码 | 第25-26页 |
| 2.5 LDPC码的性能分析 | 第26-31页 |
| 2.5.1 DE理论 | 第27-29页 |
| 2.5.2 EXIT图 | 第29-31页 |
| 2.6 本章小结 | 第31-32页 |
| 第3章 基于CCSDS标准的LDPC码 | 第32-42页 |
| 3.1 原模图LDPC码 | 第32-34页 |
| 3.2 AR4AJ原模图LDPC码 | 第34-36页 |
| 3.3 AR4JA码性能分析 | 第36-37页 |
| 3.4 CCSDS标准下的LDPC码 | 第37-40页 |
| 3.5 本章小结 | 第40-42页 |
| 第4章 LDPC码编码器设计 | 第42-56页 |
| 4.1 编码原理 | 第42-45页 |
| 4.1.1 生成矩阵的求解 | 第42-43页 |
| 4.1.2 准循环编码器 | 第43-45页 |
| 4.2 编码器设计 | 第45-49页 |
| 4.2.1 数据分组 | 第47页 |
| 4.2.2 生成矩阵存储 | 第47-48页 |
| 4.2.3 编码核心 | 第48-49页 |
| 4.3 编码器FPGA实现 | 第49-52页 |
| 4.3.1 串行编码电路 | 第49-51页 |
| 4.3.2 并行编码电路 | 第51-52页 |
| 4.4 编码正确性验证 | 第52-54页 |
| 4.5 本章小结 | 第54-56页 |
| 第5章 总结与展望 | 第56-58页 |
| 5.1 论文主要贡献 | 第56-57页 |
| 5.2 进一步工作建议 | 第57-58页 |
| 附录 | 第58-60页 |
| 参考文献 | 第60-68页 |
| 硕士学位期间科研成果 | 第68-70页 |
| 致谢 | 第70页 |
