| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第11-12页 |
| 缩略语对照表 | 第12-15页 |
| 第一章 绪论 | 第15-19页 |
| 1.1 研究背景及意义 | 第15-16页 |
| 1.2 国内外研究发展现状 | 第16-17页 |
| 1.3 论文主要工作及内容安排 | 第17-19页 |
| 第二章 直接数字频率合成器的理论研究 | 第19-33页 |
| 2.1 DDS工作原理 | 第19-21页 |
| 2.2 DDS的性能特点 | 第21-22页 |
| 2.3 理想DDS的频谱分析 | 第22-24页 |
| 2.4 杂散频谱分析 | 第24-32页 |
| 2.4.1 相位截断误差分析 | 第25-29页 |
| 2.4.2 幅度量化误差分析 | 第29-32页 |
| 2.4.3 DAC转换误差分析 | 第32页 |
| 2.5 本章小结 | 第32-33页 |
| 第三章 杂散抑制算法研究与设计 | 第33-49页 |
| 3.1 杂散抑制算法研究 | 第33-35页 |
| 3.2 一种基于插值的无相位截断算法设计 | 第35-40页 |
| 3.2.1 基于插值的无相位截断算法原理 | 第35-37页 |
| 3.2.2 基于插值的无相位截断ROM结构设计 | 第37-39页 |
| 3.2.3 算法性能分析 | 第39-40页 |
| 3.3 Delta-Sigma数字调制器的设计 | 第40-48页 |
| 3.3.1 Delta-Sigma调制技术原理 | 第40-44页 |
| 3.3.2 Delta-Sigma调制器的系统设计 | 第44-46页 |
| 3.3.3 系统级建模与仿真 | 第46-48页 |
| 3.4 本章小结 | 第48-49页 |
| 第四章 DDS系统的RTL设计 | 第49-63页 |
| 4.1 DDS系统的设计规范 | 第49-51页 |
| 4.2 DDS的整体架构设计 | 第51-52页 |
| 4.3 DDS各模块的设计 | 第52-62页 |
| 4.3.1 输入数据模块设计 | 第52-54页 |
| 4.3.2 NCO模块设计 | 第54-57页 |
| 4.3.3 Delta-Sigma调制器设计 | 第57-59页 |
| 4.3.4 线性扫频模块设计 | 第59-60页 |
| 4.3.5 数字调制模块设计 | 第60-62页 |
| 4.4 本章小结 | 第62-63页 |
| 第五章 DDS设计验证与逻辑综合 | 第63-73页 |
| 5.1 功能验证与性能分析 | 第63-69页 |
| 5.1.1 相幅转换模块的功能验证与性能分析 | 第63-64页 |
| 5.1.2 Delta-Sigma调制器的功能验证与性能分析 | 第64-66页 |
| 5.1.3 DDS电路的功能验证 | 第66-69页 |
| 5.2 FPGA板级功能和运行特性分析 | 第69-70页 |
| 5.3 DDS电路的逻辑综合 | 第70-71页 |
| 5.4 本章小结 | 第71-73页 |
| 第六章 总结与展望 | 第73-75页 |
| 6.1 工作总结 | 第73-74页 |
| 6.2 展望 | 第74-75页 |
| 参考文献 | 第75-79页 |
| 致谢 | 第79-81页 |
| 作者简介 | 第81-82页 |