| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 符号对照表 | 第11-12页 |
| 缩略语对照表 | 第12-16页 |
| 第一章 绪论 | 第16-22页 |
| 1.1 引言 | 第16页 |
| 1.2 人工神经网络和TTA结构 | 第16-18页 |
| 1.2.1 人工神经网络的发展过程 | 第16-17页 |
| 1.2.2 人工神经网络处理机的研究背景 | 第17-18页 |
| 1.3 TTA结构简介 | 第18-20页 |
| 1.4 本文研究内容和章节结构安排 | 第20-22页 |
| 1.4.1 本文研究内容 | 第20页 |
| 1.4.2 全文结构 | 第20-22页 |
| 第二章 人工神经网络基本原理以及硬件实验平台简介 | 第22-38页 |
| 2.1 人工神经网络概述 | 第22-23页 |
| 2.2 人工神经元结构 | 第23-29页 |
| 2.2.1 传统人工神经元模型 | 第23-26页 |
| 2.2.2 Hodgkin-Huxley（H-H）模型 | 第26-27页 |
| 2.2.3 Leak-integrate-and-fire（LIF）模型 | 第27-28页 |
| 2.2.4 Spike Response Model（SRM）神经元模型 | 第28-29页 |
| 2.3 人工神经网络连接结构 | 第29-30页 |
| 2.3.1 单层前馈网络 | 第29页 |
| 2.3.2 多层前馈网络 | 第29-30页 |
| 2.3.3 递归网络 | 第30页 |
| 2.4 人工神经网络学习算法 | 第30-33页 |
| 2.4.1 有监督学习 | 第31-33页 |
| 2.4.2 无监督学习 | 第33页 |
| 2.5 本文所用人工神经网络及学习算法 | 第33-34页 |
| 2.6 神经网络处理机硬件实验平台 | 第34-36页 |
| 2.6.1 KC705硬件平台介绍 | 第34-35页 |
| 2.6.2 Kintex-7 FPGA资源介绍 | 第35页 |
| 2.6.3 DDR3 SDRAM | 第35页 |
| 2.6.4 SD卡模块 | 第35-36页 |
| 2.7 本章小结 | 第36-38页 |
| 第三章 单个神经元的设计与测试 | 第38-48页 |
| 3.1 IBM公司LIF模型实现原理 | 第38-42页 |
| 3.1.1 突触累加模块 | 第40页 |
| 3.1.2 随机突触强度和膜电位衰减 | 第40-41页 |
| 3.1.3 阈值 | 第41页 |
| 3.1.4 复位模块 | 第41-42页 |
| 3.2 简化LIF模型 | 第42-43页 |
| 3.3 简化LIF模型FPGA实现原理 | 第43-44页 |
| 3.4 神经元功能测试 | 第44-45页 |
| 3.5 本文所做内容 | 第45-46页 |
| 3.6 本章小结 | 第46-48页 |
| 第四章 基于TTA结构的可配置神经网络硬件电路设计 | 第48-68页 |
| 4.1 可配置神经网络系统结构设计 | 第48-49页 |
| 4.2 可配置神经网络指令集设计 | 第49-53页 |
| 4.2.1 条件码 | 第50页 |
| 4.2.2 源地址 | 第50-51页 |
| 4.2.3 目的地址 | 第51-53页 |
| 4.3 可配置神经网络处理机交换网络设计 | 第53-55页 |
| 4.3.1 通用数据传输总线 | 第53-54页 |
| 4.3.2 sdcard到DDR3 SDRAM单向数据总线 | 第54-55页 |
| 4.3.3 DDR3 SDRAM到para双向数据总线 | 第55页 |
| 4.4 算数运算单元设计 | 第55-56页 |
| 4.5 DDR3 SDRAM功能单元 | 第56-60页 |
| 4.5.1 DDR3控制器结构 | 第56-58页 |
| 4.5.2 DDR3控制器的读写操作 | 第58-59页 |
| 4.5.3 DDR3控制器和交换网络的接口 | 第59-60页 |
| 4.6 特征分类器功能单元 | 第60-61页 |
| 4.7 SD卡功能单元 | 第61-63页 |
| 4.7.1 SD卡简介 | 第61-63页 |
| 4.7.2 SD卡控制器设计 | 第63页 |
| 4.8 神经网络运算单元 | 第63-64页 |
| 4.9 可配置神经网络处理机编程 | 第64-67页 |
| 4.9.1 可配置神经网络处理机的编程特点 | 第64-65页 |
| 4.9.2 DDR3 SDRAM读写指令 | 第65-66页 |
| 4.9.3 跳转指令 | 第66-67页 |
| 4.10 本章小结 | 第67-68页 |
| 第五章 可配置神经网络在数字识别中的运用 | 第68-78页 |
| 5.1 数字识别算法简介 | 第68-71页 |
| 5.1.1 RBM原理简介 | 第68-70页 |
| 5.1.2 对比散度算法 | 第70-71页 |
| 5.2 数字识别算法硬件移植 | 第71-73页 |
| 5.2.1 特征提取器的移植 | 第72-73页 |
| 5.2.2 特征分类器的移植 | 第73页 |
| 5.3 处理器编程思想 | 第73-74页 |
| 5.4 处理机识别结果对比 | 第74-76页 |
| 5.5 本章小结 | 第76-78页 |
| 第六章 总结与展望 | 第78-80页 |
| 6.1 全文总结 | 第78-79页 |
| 6.2 工作展望 | 第79-80页 |
| 参考文献 | 第80-84页 |
| 致谢 | 第84-86页 |
| 作者简介 | 第86-87页 |
