基于GPU的多序列关联性分析方法研究
| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 目录 | 第6-8页 |
| 1 绪论 | 第8-16页 |
| 1.1 问题的提出 | 第8-9页 |
| 1.2 课题背景与研究意义 | 第9-10页 |
| 1.3 国内外研究现状 | 第10-13页 |
| 1.4 研究内容 | 第13-14页 |
| 1.5 本文框架结构 | 第14-16页 |
| 2 多序列关联性分析方法原理及并行性分析 | 第16-26页 |
| 2.1 方法原理 | 第16-20页 |
| 2.2 性能瓶颈 | 第20-22页 |
| 2.3 并行性分析 | 第22-25页 |
| 2.4 本章小结 | 第25-26页 |
| 3 多序列关联性分析方法的并行优化 | 第26-42页 |
| 3.1 多序列关联性分析方法的选定 | 第27-28页 |
| 3.2 多序列关联性分析方法的算法改进 | 第28-30页 |
| 3.3 基于 GPU 的数据流并行优化 | 第30-36页 |
| 3.4 基于 GPU 的指令流并行优化 | 第36-40页 |
| 3.5 本章小结 | 第40-42页 |
| 4 系统测试与分析 | 第42-51页 |
| 4.1 测试环境与方法 | 第42-43页 |
| 4.2 I/O 传输性能测试 | 第43-45页 |
| 4.3 寻找最小值结点对的性能测试 | 第45-47页 |
| 4.4 加速比性能测试 | 第47-49页 |
| 4.5 本章小结 | 第49-51页 |
| 5 总结与展望 | 第51-54页 |
| 致谢 | 第54-56页 |
| 参考文献 | 第56-61页 |
| 附录 1 攻读硕士期间发表的论文 | 第61-62页 |
| 附录 2 攻读硕士期间申请的国家发明专利 | 第62-63页 |
| 附录 3 攻读硕士期间参与的项目 | 第63页 |
