宽带航空数据链反向链路接收机的设计与实现
| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第一章 绪论 | 第9-14页 |
| 1.1 课题研究背景及意义 | 第9-10页 |
| 1.2 现状分析 | 第10-11页 |
| 1.3 主要工作和论文结构 | 第11-13页 |
| 1.4 本章小结 | 第13-14页 |
| 第二章 L-DACS1系统 | 第14-22页 |
| 2.1 L-DACS1系统概述 | 第14-15页 |
| 2.2 L-DACS1系统物理层 | 第15-19页 |
| 2.2.1 系统物理层传输方式 | 第15-17页 |
| 2.2.2 系统物理层技术参数 | 第17-18页 |
| 2.2.3 系统物理层信号帧结构 | 第18-19页 |
| 2.3 系统物理层工作流程 | 第19-20页 |
| 2.4 本章小结 | 第20-22页 |
| 第三章 L-DACS1系统反向链路浮点算法 | 第22-35页 |
| 3.1 反向链路发射机 | 第22-26页 |
| 3.1.1 RS编码 | 第22页 |
| 3.1.2 卷积编码 | 第22-23页 |
| 3.1.3 交织器 | 第23页 |
| 3.1.4 调制器 | 第23-24页 |
| 3.1.5 发射信号加窗成型 | 第24-26页 |
| 3.2 反向链路接收机关键技术 | 第26-30页 |
| 3.2.1 帧突发检测 | 第27-28页 |
| 3.2.2 帧定时同步 | 第28-29页 |
| 3.2.3 载波频偏估计与补偿 | 第29-30页 |
| 3.3 仿真结果 | 第30-34页 |
| 3.3.1 随机接入帧定时同步性能 | 第30-33页 |
| 3.3.2 载波频偏/多普勒频移估计性能 | 第33-34页 |
| 3.4 本章小结 | 第34-35页 |
| 第四章 L-DACS1系统反向链路接收机硬件实现 | 第35-52页 |
| 4.1 反向链路接收机系统整体设计 | 第35-36页 |
| 4.2 数据分发模块 | 第36-38页 |
| 4.3 定时同步模块 | 第38-42页 |
| 4.4 加循环前缀和加窗模块 | 第42-43页 |
| 4.5 EMIF接口模块 | 第43-45页 |
| 4.5.1 EMIF接口配置信息 | 第43-44页 |
| 4.5.2 EMIF接口设计结构 | 第44-45页 |
| 4.6 Viterbi译码模块 | 第45-48页 |
| 4.7 RS译码模块 | 第48-51页 |
| 4.8 本章小结 | 第51-52页 |
| 第五章 L-DACS1反向链路接收机的硬件测试 | 第52-60页 |
| 5.1 硬件平台 | 第52-53页 |
| 5.2 接收机基带信号测试 | 第53-55页 |
| 5.2.1 接收机基带信号测试方案 | 第53页 |
| 5.2.2 接收机接收信号测试 | 第53-54页 |
| 5.2.3 接收机译码输出信号测试 | 第54-55页 |
| 5.3 接收机中频信号测试 | 第55-59页 |
| 5.3.0 接收机中频信号测试方案 | 第55-56页 |
| 5.3.1 输出信号频谱 | 第56页 |
| 5.3.2 定时同步模块 | 第56-58页 |
| 5.3.3 接收机译码结果 | 第58页 |
| 5.3.4 测试误比特率 | 第58-59页 |
| 5.4 本章小结 | 第59-60页 |
| 第六章 总结与展望 | 第60-61页 |
| 参考文献 | 第61-65页 |
| 攻读硕士期间发表的论文 | 第65页 |
