| 摘要 | 第5-6页 |
| Abstract | 第6-7页 |
| 第一章 绪论 | 第10-14页 |
| 1.1 研究背景和意义 | 第10-11页 |
| 1.2 研究现状 | 第11-12页 |
| 1.3 本文的研究方向 | 第12-13页 |
| 1.4 本文的组织架构 | 第13-14页 |
| 第二章 卷积神经网络 | 第14-20页 |
| 2.1 卷积神经网络的产生和发展 | 第14页 |
| 2.2 卷积神经网络的基本运算模型 | 第14-16页 |
| 2.3 举例说明卷积神经网络的运算模型 | 第16-18页 |
| 2.4 本章小结 | 第18-20页 |
| 第三章 使用FPGA实现卷积神经网络 | 第20-28页 |
| 3.1 FPGA的基本情况 | 第20页 |
| 3.2 FPGA实现卷积神经网络的优势 | 第20-23页 |
| 3.2.1 卷积神经网络计算的并行特点 | 第20-22页 |
| 3.2.2 FPGA与卷积神经网络基本运算相似的阵列结构 | 第22-23页 |
| 3.3 FPGA卷积神经网络整体架构设计 | 第23-25页 |
| 3.3.1 层内运算并行子系统 | 第24页 |
| 3.3.2 层内运算串行子系统 | 第24-25页 |
| 3.3.3 层间运算架构 | 第25页 |
| 3.4 顶层时序设计 | 第25-26页 |
| 3.5 本章小结 | 第26-28页 |
| 第四章 基于FPGA的卷积神经网络关键电路模块的设计 | 第28-38页 |
| 4.1 卷积器 | 第28-32页 |
| 4.2 激活函数 | 第32-35页 |
| 4.3 子采样器 | 第35-36页 |
| 4.4 本章小结 | 第36-38页 |
| 第五章 验证与测试 | 第38-48页 |
| 5.1 卷积器的验证与测试 | 第38-41页 |
| 5.2 激活函数的验证与测试 | 第41-44页 |
| 5.2.1 激活函数模块误差来源的理论分析 | 第41-42页 |
| 5.2.2 激活函数模块的实现情况和性能 | 第42-44页 |
| 5.2.3 激活函数与卷积器级联后的误差分析 | 第44页 |
| 5.3 子采样器的验证与测试 | 第44-46页 |
| 5.4 系统验证与测试 | 第46-47页 |
| 5.5 本章小结 | 第47-48页 |
| 结论 | 第48-50页 |
| 参考文献 | 第50-55页 |
| 攻读学位期间获得的学术成果 | 第55-56页 |
| 致谢 | 第56-57页 |
| Ⅳ-2答辩委员会对论文的评定意见 | 第57页 |