| 摘要 | 第4-6页 |
| Abstract | 第6-7页 |
| 第1章 绪论 | 第10-16页 |
| 1.1 选题背景与研究意义 | 第10页 |
| 1.2 课题研究现状与趋势 | 第10-12页 |
| 1.3 论文主要贡献 | 第12-13页 |
| 1.4 论文内容安排 | 第13-14页 |
| 1.5 本章小结 | 第14-16页 |
| 第2章 ADL同时收发认知抗干扰(SCAJ)新体制研究 | 第16-28页 |
| 2.1 ADL SCAJ系统模型 | 第16-18页 |
| 2.2 SCAJ接收机干扰感知性能 | 第18-22页 |
| 2.2.1 高斯信道下干扰感知 | 第18-20页 |
| 2.2.2 衰落信道中干扰感知 | 第20-22页 |
| 2.3 SCAJ系统容量 | 第22-23页 |
| 2.4 仿真结果与分析 | 第23-27页 |
| 2.5 本章小结 | 第27-28页 |
| 第3章 IQ通道失衡的ADL SCAJ接收机干扰感知性能 | 第28-40页 |
| 3.1 IQ失衡的SCAJ系统模型 | 第28-30页 |
| 3.2 IQ失衡的SCAJ接收机干扰感知性能 | 第30-33页 |
| 3.2.1 单频带IQ失衡 | 第30-31页 |
| 3.2.2 多频带IQ失衡 | 第31-33页 |
| 3.3 镜像信道干扰删除 | 第33-35页 |
| 3.4 仿真结果与分析 | 第35-39页 |
| 3.5 本章小结 | 第39-40页 |
| 第4章 含相位噪声的ADL SCAJ接收机干扰感知性能 | 第40-52页 |
| 4.1 含相噪的ADL SCAJ系统模型 | 第40-41页 |
| 4.2 含相噪的SCAJ接收机干扰感知性能 | 第41-46页 |
| 4.2.1 接收机干扰信号噪声比 | 第41-43页 |
| 4.2.2 干扰感知性能 | 第43-44页 |
| 4.2.3 干扰感知性能上界 | 第44-46页 |
| 4.3 仿真结果与分析 | 第46-50页 |
| 4.4 本章小结 | 第50-52页 |
| 第5章 孔径抖动对ADL SCAJ接收机干扰感知的影响 | 第52-62页 |
| 5.1 孔径抖动的SCAJ系统模型 | 第52-55页 |
| 5.1.1 同频同时收发 | 第53-54页 |
| 5.1.2 非同频同时收发 | 第54-55页 |
| 5.2 孔径抖动的SCAJ接收机干扰感知性能 | 第55-57页 |
| 5.2.1 接收机有效干扰信号噪声比 | 第55-56页 |
| 5.2.2 干扰感知性能 | 第56-57页 |
| 5.3 仿真结果与分析 | 第57-60页 |
| 5.4 本章小结 | 第60-62页 |
| 第6章 自适应阈值的干扰感知算法设计与FPGA实现 | 第62-78页 |
| 6.1 SCAJ接收机干扰感知 | 第62-66页 |
| 6.1.1 传统能量检测 | 第63-64页 |
| 6.1.2 自适应阈值的干扰感知算法(ATJS) | 第64-65页 |
| 6.1.3 仿真结果与分析 | 第65-66页 |
| 6.2 ATJS的FPGA逻辑设计 | 第66-70页 |
| 6.2.1 采集运算单元 | 第67-68页 |
| 6.2.2 控制单元 | 第68-69页 |
| 6.2.3 存储输出单元 | 第69-70页 |
| 6.3 ATJS的FPGA测试 | 第70-76页 |
| 6.3.1 干扰信号的产生 | 第70-71页 |
| 6.3.2 FPGA功能仿真 | 第71-73页 |
| 6.3.3 FPGA测试 | 第73-76页 |
| 6.4 本章小结 | 第76-78页 |
| 结论 | 第78-80页 |
| 1 全文总结 | 第78-79页 |
| 2 未来工作展望 | 第79-80页 |
| 参考文献 | 第80-84页 |
| 攻读硕士学位期间所发表的学术成果 | 第84-86页 |
| 致谢 | 第86页 |
