通讯终端安全层中加密算法的硬件实现
| 摘要 | 第5-7页 |
| ABSTRACT | 第7-8页 |
| 缩略语对照表 | 第12-15页 |
| 第一章 绪论 | 第15-19页 |
| 1.1 加密算法研究背景 | 第15页 |
| 1.2 加密算法国内外现状 | 第15-16页 |
| 1.3 加密算法的内容及结构 | 第16-19页 |
| 第二章 加密算法软硬件实现情况对比 | 第19-23页 |
| 2.1 安全层加密算法的软件实现 | 第19页 |
| 2.2 安全层加密算法的硬件实现 | 第19-21页 |
| 2.2.1 AES-CCM模式 | 第20-21页 |
| 2.2.2 AES-CMAC模式 | 第21页 |
| 2.3 两种实现方式的对比 | 第21-22页 |
| 2.4 本章小结 | 第22-23页 |
| 第三章 硬件加速器 | 第23-33页 |
| 3.1 基于AMBA总线的SOC系统结构分析 | 第23-24页 |
| 3.2 安全层硬件加速器 | 第24-26页 |
| 3.2.1 硬件加速器设计 | 第24-26页 |
| 3.3 加解密硬核设计简介 | 第26-32页 |
| 3.3.1 认证模块设计简介 | 第27-28页 |
| 3.3.2 加密模块设计简介 | 第28-29页 |
| 3.3.3 加解密过程 | 第29页 |
| 3.3.4 高级加密标准核 | 第29-30页 |
| 3.3.5 高级加密标准核设计 | 第30-32页 |
| 3.3.6 密钥扩展模块设计 | 第32页 |
| 3.4 本章小结 | 第32-33页 |
| 第四章 硬件加速器逻辑仿真和FPGA验证 | 第33-50页 |
| 4.1 子模块仿真 | 第33-36页 |
| 4.2 系统级仿真 | 第36-42页 |
| 4.3 静态时序分析 | 第42-45页 |
| 4.4 硬件加速器FPGA验证 | 第45页 |
| 4.5 FPGA验证方案 | 第45-48页 |
| 4.6 FPGA实现结果 | 第48-49页 |
| 4.7 本章小结 | 第49-50页 |
| 第五章 结论与展望 | 第50-51页 |
| 5.1 结论 | 第50页 |
| 5.2 展望 | 第50-51页 |
| 参考文献 | 第51-53页 |
| 致谢 | 第53-54页 |
| 作者简介 | 第54-55页 |
