基于FPGA和LabVIEW的信号发生器系统的设计
| 中文摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-11页 |
| ·课题研究背景和研究意义 | 第7-8页 |
| ·课题研究背景 | 第7-8页 |
| ·课题研究意义 | 第8页 |
| ·课题国内外研究现状 | 第8-9页 |
| ·课题研究的内容 | 第9-10页 |
| ·本文的组织结构 | 第10-11页 |
| 第二章 系统原理及开发流程介绍 | 第11-17页 |
| ·频率数字合成技术（DDS）原理介绍 | 第11-13页 |
| ·FPGA系统开发过程 | 第13-15页 |
| ·设计输入 | 第14页 |
| ·综合 | 第14-15页 |
| ·适配 | 第15页 |
| ·时序与功能仿真 | 第15页 |
| ·编程下载 | 第15页 |
| ·LabVIEW程序开发过程 | 第15-17页 |
| ·前面板设计 | 第16页 |
| ·程序框图设计 | 第16页 |
| ·程序调试 | 第16-17页 |
| 第三章 系统整体设计 | 第17-18页 |
| 第四章 FPGA下位机系统设计 | 第18-35页 |
| ·FPGA最小系统设计 | 第18-24页 |
| ·FPGA芯片电路介绍 | 第18-19页 |
| ·电源电路 | 第19-20页 |
| ·时钟和复位电路 | 第20页 |
| ·下载配置电路 | 第20-22页 |
| ·存储器SDRAM电路 | 第22-24页 |
| ·FPGA外围电路设计 | 第24-27页 |
| ·串口通讯电路设计 | 第24-26页 |
| ·高速D/A转换电路设计 | 第26页 |
| ·波形调理电路设计 | 第26-27页 |
| ·DDS系统设计 | 第27-35页 |
| ·数据采集控制模块设计 | 第27-28页 |
| ·UART串口通讯模块设计 | 第28-31页 |
| ·DDS模块设计 | 第31-35页 |
| 第五章 LabVIEW上位机系统设计 | 第35-44页 |
| ·LabVIEW上位机系统前面板设计 | 第35-37页 |
| ·波形输出控制界面设计 | 第36-37页 |
| ·串口通讯界面设计 | 第37页 |
| ·LabVIEW上位机系统程序框图设计 | 第37-44页 |
| ·输出波形程序框图设计 | 第37-43页 |
| ·串口通讯程序框图设计 | 第43-44页 |
| 第六章 系统的调试与结果分析 | 第44-48页 |
| ·系统调试 | 第44-47页 |
| ·结果分析 | 第47-48页 |
| 第七章 总结与展望 | 第48-49页 |
| ·本文总结 | 第48页 |
| ·研究工作展望 | 第48-49页 |
| 参考文献 | 第49-51页 |
| 附录 | 第51-52页 |
| 致谢 | 第52-53页 |
| 个人简历 | 第53页 |
| 在校期间发表学术论文清单 | 第53页 |
