支持高精度的低功耗△∑锁频环设计
| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第1章 引言 | 第7-15页 |
| ·课题背景 | 第7-13页 |
| ·锁相环的背景及应用 | 第8页 |
| ·全数字锁相环 | 第8-10页 |
| ·超宽带 UWB 系统 | 第10-13页 |
| ·研究目的 | 第13页 |
| ·论文结构 | 第13-15页 |
| 第2章 锁相环基础知识 | 第15-42页 |
| ·引言 | 第15-16页 |
| ·锁相环基本结构 | 第16-35页 |
| ·鉴相器 | 第19-22页 |
| ·滤波器 | 第22-23页 |
| ·振荡器 | 第23-27页 |
| ·反馈回路和分频器 | 第27-31页 |
| ·Delta-Sigma 调制器 | 第31-35页 |
| ·锁频环基本结构 | 第35-38页 |
| ·锁频环的应用实例 | 第36-38页 |
| ·锁相环的性能指标[25] | 第38-41页 |
| ·频率稳定性 | 第39页 |
| ·锁定时间 | 第39页 |
| ·频带范围 | 第39页 |
| ·频率分辨率 | 第39-40页 |
| ·频率杂散 | 第40页 |
| ·相位噪声 | 第40-41页 |
| ·小结 | 第41-42页 |
| 第3章 锁频环的实现验证 | 第42-54页 |
| ·设计指标 | 第42页 |
| ·系统结构 | 第42-49页 |
| ·1-bit delta-sigma 鉴频器 | 第43-46页 |
| ·FIR 滤波器 | 第46-47页 |
| ·数字控制振荡器 DCO | 第47-48页 |
| ·单环二阶 DSM | 第48-49页 |
| ·仿真结果 | 第49-50页 |
| ·测试结果 | 第50-53页 |
| ·设计总结 | 第53-54页 |
| 第4章 内嵌锁相环的锁频环设计 | 第54-66页 |
| ·改进目的 | 第54页 |
| ·系统结构 | 第54-58页 |
| ·FIR 鉴频器 | 第56-57页 |
| ·累加器 | 第57页 |
| ·恒增益 DCO | 第57-58页 |
| ·仿真结果 | 第58-64页 |
| ·DCO 仿真结果 | 第58-60页 |
| ·固定频点仿真 | 第60-62页 |
| ·拓频功能仿真 | 第62-64页 |
| ·测试结果 | 第64-65页 |
| ·设计总结 | 第65-66页 |
| 第5章 总结与展望 | 第66-68页 |
| ·项目总结 | 第66-67页 |
| ·未来展望 | 第67-68页 |
| 参考文献 | 第68-72页 |
| 致谢 | 第72-74页 |
| 个人简历、在学期间发表的学术论文与研究成果 | 第74页 |
