| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 主要符号对照表 | 第7-8页 |
| 第1章 引言 | 第8-19页 |
| ·选题背景与意义 | 第8-10页 |
| ·SRAM 型 FPGA 芯片 | 第10-12页 |
| ·芯片结构 | 第10-11页 |
| ·应用电路设计流程 | 第11-12页 |
| ·研究现状 | 第12-18页 |
| ·应用无关的 FPGA 测试方法 | 第12-14页 |
| ·面向应用的 FPGA 测试方法 | 第14-16页 |
| ·FPGA 逻辑综合阶段优化方法 | 第16-18页 |
| ·论文工作内容及结构安排 | 第18-19页 |
| 第2章 LUT 单元的自测试方法研究 | 第19-29页 |
| ·LUT 故障模型及测试模式 | 第19-20页 |
| ·基于 Partial Chain 的 LUT 测试链 | 第20-22页 |
| ·Partial Chain 结构中 TPG 的测试配置优化 | 第22-26页 |
| ·单 TPG 结构的改进方法 | 第23-24页 |
| ·双 TPG 结构的改进方法 | 第24-26页 |
| ·由 CUT 模块构成的 LUT 测试链 | 第26-29页 |
| 第3章 面向 FPGA 应用的组合电路测试生成方法 | 第29-47页 |
| ·基于 FPGA 实现的数字逻辑电路及其故障模型 | 第29-33页 |
| ·FAN 算法 | 第33-37页 |
| ·基于 FAN 算法的测试向量生成算法设计 | 第37-44页 |
| ·电路建模 | 第37-39页 |
| ·可测性度量 | 第39-41页 |
| ·针对 LUT 电路结构特点的算法改进 | 第41-44页 |
| ·程序实现及实验结果 | 第44-47页 |
| ·反向追踪的启发式信息对算法性能的影响 | 第44-45页 |
| ·基于混合模型的蕴含操作对算法性能的影响 | 第45-47页 |
| 第4章 基于故障仿真的测试向量集压缩 | 第47-59页 |
| ·测试向量集合的压缩 | 第47-48页 |
| ·测试向量集的动态压缩 | 第48-52页 |
| ·测试向量故障仿真 | 第48-51页 |
| ·有约束的测试向量生成 | 第51页 |
| ·动态压缩流程 | 第51-52页 |
| ·测试向量集的静态压缩 | 第52-56页 |
| ·测试向量精简 | 第52-53页 |
| ·测试向量融合 | 第53页 |
| ·基本故障消减 | 第53-55页 |
| ·静态压缩流程 | 第55-56页 |
| ·程序实现及实验结果 | 第56-59页 |
| 第5章 基于固有空闲资源的 FPGA 应用可测性设计 | 第59-77页 |
| ·FPGA 应用电路中的固有空闲资源 | 第59-62页 |
| ·固有的空闲 LUT 输入线 | 第59-60页 |
| ·固有的冗余 LUT 存储位 | 第60-62页 |
| ·基于冗余互连线的电路可测性优化 | 第62-70页 |
| ·局部冗余互连线 | 第63-64页 |
| ·添加前向跨接线的故障屏蔽模型 | 第64-67页 |
| ·添加后向跨接线的故障屏蔽模型 | 第67-69页 |
| ·电路优化方法 | 第69-70页 |
| ·优化方法实验结果 | 第70-72页 |
| ·可测性设计在设计流程中的实现 | 第72-77页 |
| ·基于 Quartus II 的设计流程的对外接口 | 第73-74页 |
| ·可测性设计在 Quartus II 设计流程中的插入 | 第74-77页 |
| 第6章 总结与展望 | 第77-79页 |
| ·总结 | 第77-78页 |
| ·展望 | 第78-79页 |
| 参考文献 | 第79-84页 |
| 致谢 | 第84-86页 |
| 个人简历、在学期间发表的学术论文与研究成果 | 第86页 |
