面向三维多核微处理器的NoC拓扑结构研究
| 摘要 | 第1-10页 |
| ABSTRACT | 第10-12页 |
| 第一章 绪论 | 第12-24页 |
| ·研究背景和意义 | 第12-14页 |
| ·三维片上网络简介 | 第14-18页 |
| ·三维集成电路 | 第14-15页 |
| ·片上网络 | 第15-16页 |
| ·三维片上网络 | 第16-18页 |
| ·国内外研究现状 | 第18-22页 |
| ·EDA 算法 | 第18页 |
| ·功耗与温度管理 | 第18-19页 |
| ·拓扑结构设计 | 第19-20页 |
| ·路由器结构设计 | 第20-22页 |
| ·课题研究目标及主要工作 | 第22-23页 |
| ·论文组织结构 | 第23-24页 |
| 第二章 3D NoC 模拟实现技术 | 第24-46页 |
| ·NoC 的组成 | 第24-29页 |
| ·拓扑结构 | 第24-25页 |
| ·路由算法 | 第25-26页 |
| ·交换策略与流控策略 | 第26-28页 |
| ·路由器结构 | 第28-29页 |
| ·NoC 模拟方法与性能评价指标 | 第29-35页 |
| ·NoC 模拟方法 | 第29-33页 |
| ·NoC 性能评价指标 | 第33-35页 |
| ·三维片上网络模拟器的实现 | 第35-44页 |
| ·Nirgam 模拟器简介[63] | 第35-38页 |
| ·Nirgam 的三维化 | 第38-44页 |
| ·本章小结 | 第44-46页 |
| 第三章 3DE-Mesh 结构的设计 | 第46-58页 |
| ·3DE-Mesh 结构 | 第46-47页 |
| ·分析与比较 | 第47-49页 |
| ·理想吞吐率 | 第47-48页 |
| ·零负载延迟 | 第48-49页 |
| ·单报片功耗 | 第49页 |
| ·3DE-Mesh 结构模拟工具的实现 | 第49-51页 |
| ·实验结果 | 第51-57页 |
| ·URT 通信量模拟结果 | 第54-55页 |
| ·SURT 通信量模拟结果 | 第55-57页 |
| ·评价 | 第57页 |
| ·本章小结 | 第57-58页 |
| 第四章 SHID 结构的设计 | 第58-70页 |
| ·路由器与拓扑结构 | 第58-62页 |
| ·分析与比较 | 第62-63页 |
| ·面积 | 第62页 |
| ·延迟 | 第62-63页 |
| ·吞吐率 | 第63页 |
| ·功耗 | 第63页 |
| ·SHID 结构模拟工具的实现 | 第63-64页 |
| ·实验结果 | 第64-68页 |
| ·随负载率变化趋势 | 第65-67页 |
| ·随堆叠层数变化趋势 | 第67-68页 |
| ·本章小结 | 第68-70页 |
| 第五章 结束语 | 第70-72页 |
| ·工作总结 | 第70页 |
| ·研究展望 | 第70-72页 |
| 致谢 | 第72-74页 |
| 参考文献 | 第74-80页 |
| 作者在学期间取得的学术成果 | 第80页 |
