| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-11页 |
| ·信号完整性研究现状 | 第7-8页 |
| ·高速数字系统的信号完整性问题 | 第8-9页 |
| ·课题的主要任务 | 第9页 |
| ·论文的主要内容 | 第9-11页 |
| 第二章 高速数字电路及信号完整性 | 第11-27页 |
| ·I/O 电路模型与互连 | 第11-13页 |
| ·驱动器模型 | 第11-12页 |
| ·接收器模型 | 第12页 |
| ·互连 | 第12-13页 |
| ·现代高速数字电路的设计流程 | 第13-15页 |
| ·DDR3 综述 | 第15-19页 |
| ·DDR3 技术概论 | 第15-17页 |
| ·存储器 DIMM 条 | 第17-19页 |
| ·抖动对 DDR3 数据传输的影响 | 第19-27页 |
| ·抖动的分类 | 第19-25页 |
| ·抖动与系统性能 | 第25-27页 |
| 第三章 基于信号完整性的 DDR3 系统建模及分析方法 | 第27-43页 |
| ·基于信号完整性的系统建模 | 第27-29页 |
| ·建模方法 | 第27-28页 |
| ·模型的比较和选用 | 第28-29页 |
| ·模型验证 | 第29-34页 |
| ·查看 IBIS 模型 | 第30页 |
| ·模型验证 | 第30-34页 |
| ·DDR3 拓扑结构 | 第34-37页 |
| ·PDA 算法及实现 | 第37-43页 |
| ·PDA 算法原理 | 第37-38页 |
| ·PDA 算法实现 | 第38-43页 |
| 第四章 高速并行数字信号质量分析软件 | 第43-53页 |
| ·软件开发背景 | 第43-44页 |
| ·软件设计流程 | 第44-48页 |
| ·合成脉冲 | 第45-47页 |
| ·最差眼图的合成与最坏位模式的确定 | 第47-48页 |
| ·软件界面介绍 | 第48-49页 |
| ·应用案例分析 | 第49-53页 |
| 第五章 总结与展望 | 第53-55页 |
| 致谢 | 第55-57页 |
| 参考文献 | 第57-59页 |
| 作者在读期间的研究成果 | 第59-60页 |