| 摘要 | 第1-7页 |
| ABSTRACT | 第7-14页 |
| 第一章 绪论 | 第14-21页 |
| ·研究背景 | 第14-15页 |
| ·视频编码标准 | 第15-18页 |
| ·问题的提出与研究意义 | 第18-19页 |
| ·研究方案及本文结构 | 第19-20页 |
| ·本章小结 | 第20-21页 |
| 第二章 HEVC 编码技术的介绍 | 第21-31页 |
| ·HEVC 编码框架 | 第21-23页 |
| ·HEVC 图像的划分 | 第23-26页 |
| ·编码树单元 | 第23页 |
| ·编码单元 | 第23-24页 |
| ·预测单元 | 第24-25页 |
| ·变换单元 | 第25-26页 |
| ·HEVC 帧内预测 | 第26-28页 |
| ·HEVC 变换编码 | 第28-30页 |
| ·自适应变换编码 | 第28-29页 |
| ·模式相关的 DCT/DST 变换 | 第29-30页 |
| ·本章小结 | 第30-31页 |
| 第三章 32 点 2D-IDCT 的算法及架构设计 | 第31-43页 |
| ·DCT/IDCT 快速算法介绍 | 第31-33页 |
| ·1-D DCT/IDCT 快速算法 | 第31-32页 |
| ·2-D DCT/IDCT 快速算法 | 第32-33页 |
| ·流水线设计技术 | 第33-34页 |
| ·总体电路架构设计 | 第34-35页 |
| ·一维 IDCT 结构设计 | 第35-41页 |
| ·DCT/IDCT 算法结构介绍 | 第35-38页 |
| ·电路结构设计考虑 | 第38-39页 |
| ·设计实现 | 第39-41页 |
| ·本章小结 | 第41-43页 |
| 第四章 32 点 2D IDCT 电路的逻辑设计 | 第43-56页 |
| ·延时单元模块 | 第43-44页 |
| ·常数乘法逻辑设计 | 第44-50页 |
| ·常用乘法器介绍 | 第44-47页 |
| ·利用移位加法实现乘法逻辑 | 第47-50页 |
| ·奇偶累加逻辑设计 | 第50-52页 |
| ·蝶形加法逻辑设计 | 第52-53页 |
| ·转置存储器逻辑 | 第53-55页 |
| ·输出排序逻辑 | 第55页 |
| ·本章小结 | 第55-56页 |
| 第五章 功能仿真、综合及布局布线设计 | 第56-68页 |
| ·功能仿真 | 第56-57页 |
| ·逻辑综合 | 第57-60页 |
| ·综合后反标验证 | 第60-61页 |
| ·自动布局布线 | 第61-66页 |
| ·设计建立 | 第62页 |
| ·布局规划 | 第62-64页 |
| ·布局 | 第64页 |
| ·时钟树综合 | 第64-65页 |
| ·布线 | 第65-66页 |
| ·本章小结 | 第66-68页 |
| 第六章 总结与展望 | 第68-70页 |
| ·论文总结 | 第68页 |
| ·展望 | 第68-70页 |
| 参考文献 | 第70-73页 |
| 致谢 | 第73-74页 |
| 攻读硕士学位期间已发表或录用的论文 | 第74页 |