| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-13页 |
| ·选题背景及意义 | 第7页 |
| ·频率合成技术概述 | 第7-10页 |
| ·高速电路信号完整性概述 | 第10-11页 |
| ·本文的主要工作内容安排 | 第11-13页 |
| 第二章 高速电路中阻抗匹配技术的研究 | 第13-23页 |
| ·传输线特性阻抗基本理论 | 第13-16页 |
| ·信号返回路径对传输线特性阻抗的影响 | 第16-21页 |
| ·微带线特性阻抗 | 第16-17页 |
| ·信号返回路径宽度对传输线特性阻抗的影响 | 第17-18页 |
| ·理论验证 | 第18-21页 |
| ·本章小结 | 第21-23页 |
| 第三章 高速电路中不等长多导体有损传输线的瞬态分析 | 第23-35页 |
| ·传输线瞬态分析概述 | 第23-24页 |
| ·时域有限差分（FDTD）算法概述 | 第24-28页 |
| ·FDTD 的基本原理 | 第24-27页 |
| ·FDTD 的优点及应用 | 第27-28页 |
| ·不等长有损耗传输线瞬态响应的FDTD 算法实现 | 第28-30页 |
| ·实验仿真验证 | 第30-34页 |
| ·本章小结 | 第34-35页 |
| 第四章 L 波段信号发生器设计方案论证 | 第35-45页 |
| ·DDS 的基本原理 | 第35-38页 |
| ·PLL 的基本原理 | 第38-40页 |
| ·设计方案论证 | 第40-45页 |
| ·环外插入混频器的DDS+PLL 频率合成电路 | 第40-41页 |
| ·环内插入混频器的DDS+PLL 频率合成电路 | 第41-42页 |
| ·DDS 激励PLL 的频率合成电路 | 第42-45页 |
| 第五章 集成500 瓦大功率电路的L 波段信号发生器设计 | 第45-53页 |
| ·DDS 激励PLL 的频率合成电路的设计 | 第45-48页 |
| ·DDS 芯片选取及其特性 | 第45-46页 |
| ·PLL 芯片和VCO 芯片的选取及其特性 | 第46-47页 |
| ·系统电路的设计 | 第47-48页 |
| ·500 瓦大功率电路的设计 | 第48-49页 |
| ·电路设计中需要考虑的几个问题 | 第49-51页 |
| ·L 波段信号发生器测试及结果 | 第51-53页 |
| 结束语 | 第53-55页 |
| 致谢 | 第55-57页 |
| 参考文献 | 第57-63页 |
| 研究成果 | 第63-65页 |
| 附录 | 第65-69页 |