| 摘要 | 第1-5页 |
| Abstract | 第5-12页 |
| 第一章 绪论 | 第12-16页 |
| ·课题来源及意义 | 第12-13页 |
| ·研究现状及研究意义 | 第13-15页 |
| ·研究现状 | 第13-14页 |
| ·研究意义 | 第14-15页 |
| ·课题研究内容 | 第15页 |
| ·本论文的安排 | 第15-16页 |
| 第二章 可重构计算系统 | 第16-29页 |
| ·可重构计算概述 | 第16-17页 |
| ·编程技术 | 第16-17页 |
| ·可重构计算系统的基本结构及分类 | 第17-22页 |
| ·可重构系统的基本结构 | 第17-19页 |
| ·可重构系统的分类 | 第19-21页 |
| ·可重构技术的应用 | 第21-22页 |
| ·基于FPGA 的可重构技术 | 第22-24页 |
| ·FPGA 简介 | 第22-23页 |
| ·FPGA 的基本结构 | 第23-24页 |
| ·FPGA 动态可重构技术 | 第24页 |
| ·本课题采用的硬件 | 第24-27页 |
| ·Xilinx Virtex-II Pro FPGA 结构 | 第24-26页 |
| ·Xilinx Virtex-II Pro FPGA 配置方式 | 第26页 |
| ·XUP Virtex-II Pro 开发系统 | 第26-27页 |
| ·本章小结 | 第27-29页 |
| 第三章 AES 加/解密算法原理 | 第29-41页 |
| ·数学基础 | 第29-31页 |
| ·字节运算 | 第29-30页 |
| ·四字节运算 | 第30-31页 |
| ·AES 算法描述 | 第31-39页 |
| ·加解密的输入输出 | 第31-32页 |
| ·基本结构 | 第32-34页 |
| ·轮变换 | 第34-38页 |
| ·密钥扩展 | 第38-39页 |
| ·AES 安全性分析 | 第39-40页 |
| ·本章小结 | 第40-41页 |
| 第四章 部分可重构AES 的设计与实现 | 第41-60页 |
| ·部分重构技术概述 | 第41-42页 |
| ·部分重构技术的优势 | 第42页 |
| ·部分可重构的设计流程 | 第42-45页 |
| ·部分可重构设计的两种模式 | 第42-45页 |
| ·基于模块的部分可重构设计流程概述 | 第45页 |
| ·设计工具介绍 | 第45-47页 |
| ·NGDBuild | 第46页 |
| ·MAP | 第46页 |
| ·PAR | 第46页 |
| ·BitGen | 第46-47页 |
| ·设计目录的建立 | 第47-48页 |
| ·implementation 目录 | 第47-48页 |
| ·simulation 目录 | 第48页 |
| ·synthesis 目录 | 第48页 |
| ·hdl 目录 | 第48页 |
| ·总线宏的设计 | 第48-49页 |
| ·初始预算 | 第49-51页 |
| ·模块设计 | 第51-56页 |
| ·轮变换模块 | 第52-53页 |
| ·密钥扩展模块 | 第53页 |
| ·模块实现 | 第53-56页 |
| ·整合编译 | 第56-57页 |
| ·设计验证 | 第57-59页 |
| ·设计实现过程中遇到的问题 | 第57-58页 |
| ·FPGA 验证 | 第58-59页 |
| ·本章小结 | 第59-60页 |
| 第五章 AES 的流水线可重构体系结构研究 | 第60-67页 |
| ·流水线可重构系统 | 第60-63页 |
| ·典型流水线可重构系统简介 | 第60-62页 |
| ·可重构流水线结构 | 第62-63页 |
| ·基于流水线重构的AES 算法 | 第63-66页 |
| ·流水线结构 | 第63-64页 |
| ·算法设计 | 第64-65页 |
| ·实验结果及分析 | 第65-66页 |
| ·本章小结 | 第66-67页 |
| 第六章 结束语 | 第67-69页 |
| ·总结 | 第67页 |
| ·展望 | 第67-69页 |
| 致谢 | 第69-70页 |
| 参考文献 | 第70-79页 |
| 个人简历 | 第79-80页 |
| 攻读硕士学位期间的研究成果 | 第80-81页 |