| 摘要 | 第1-5页 |
| Abstract | 第5-8页 |
| 第一章 绪论 | 第8-12页 |
| ·课题的来源 | 第8页 |
| ·课题的背景 | 第8-10页 |
| ·舵机控制系统的功能要求 | 第10-11页 |
| ·课题的主要研究内容 | 第11-12页 |
| 第二章 增量式PID 控制算法简介及分形理论基础 | 第12-22页 |
| ·本章引言 | 第12页 |
| ·增量式PID 控制算法 | 第12-14页 |
| ·PID 算法简介 | 第12-14页 |
| ·数字PID 算法与增量式数字PID 算法 | 第14页 |
| ·分形理论基础 | 第14-20页 |
| ·分形算法的发展历史与现状 | 第14-17页 |
| ·分形定义 | 第17-18页 |
| ·分形维介绍 | 第18-19页 |
| ·时间序列信号的网格分形维数 | 第19-20页 |
| ·本章小结 | 第20-22页 |
| 第三章 基于分形修正的PID 算法 | 第22-27页 |
| ·本章引言 | 第22页 |
| ·控制器结构、问题的提出及其解决思路 | 第22-23页 |
| ·构造修正函数f(a) 的方法 | 第23-25页 |
| ·增量PID 算法与修正项系数的融合及自寻优判决函数 | 第25-26页 |
| ·本章小结 | 第26-27页 |
| 第四章 系统的构成与工作原理 | 第27-42页 |
| ·本章引言 | 第27页 |
| ·总体方案设计 | 第27-28页 |
| ·MCU+FPGA 结构的单舵机控制系统设计 | 第28-33页 |
| ·MCU+FPGA 系统的构成 | 第29页 |
| ·MCU+FPGA 系统的硬件电路设计 | 第29-31页 |
| ·MCU+FPGA 系统中的电磁兼容设计 | 第31-32页 |
| ·CPU 与上位机的通信 | 第32页 |
| ·上位机测控应用程序设计 | 第32-33页 |
| ·四路舵机DSP 控制系统设计 | 第33-41页 |
| ·选用的通信总线及处理器的特点 | 第33-35页 |
| ·DSP 系统的构成 | 第35-36页 |
| ·DSP 系统的硬件电路设计 | 第36-38页 |
| ·DSP 与上位机的通信 | 第38-40页 |
| ·上位机测控应用程序设计 | 第40-41页 |
| ·本章小结 | 第41-42页 |
| 第五章 系统软件设计及算法实现 | 第42-51页 |
| ·本章引言 | 第42页 |
| ·第一阶段工作中硬件程序的编写 | 第42-47页 |
| ·CPU68013 的固件C 语言程序编写 | 第42-46页 |
| ·FPGA 内的Verilog HDL 实现介绍 | 第46-47页 |
| ·第二阶段工作中硬件程序的编写 | 第47-49页 |
| ·DSP 主程序编写 | 第47-48页 |
| ·协议解读子程序Protocol_ interpret( )实现 | 第48-49页 |
| ·本章小结 | 第49-51页 |
| 第六章 系统性能评测 | 第51-56页 |
| ·本章引言 | 第51页 |
| ·系统控制性能评估 | 第51-55页 |
| ·阶跃响应测试 | 第51-52页 |
| ·频率响应测试的幅频、相频特性 | 第52-53页 |
| ·20Hz 频率响应测试 | 第53-54页 |
| ·10Hz 频率响应测试 | 第54-55页 |
| ·本章小结 | 第55-56页 |
| 第七章 课题的总结与展望 | 第56-58页 |
| ·课题总结 | 第56-57页 |
| ·工作展望 | 第57-58页 |
| 致谢 | 第58-59页 |
| 参考文献 | 第59-62页 |
| 研究成果 | 第62页 |