| 摘要 | 第1-5页 |
| ABSTRACT | 第5-6页 |
| 第一章 绪论 | 第6-8页 |
| §1.1 课题背景及相关技术 | 第6-7页 |
| §1.2 课题目的意义 | 第7页 |
| §1.3 论文主要内容 | 第7-8页 |
| 第二章 IP软核复用设计方法概述 | 第8-12页 |
| §2.1 IP软核设计方法现状 | 第8-9页 |
| ·IP软核的特点 | 第8页 |
| ·IP软核的设计流程 | 第8-9页 |
| §2.2 IP软核面向复用的设计方法 | 第9-12页 |
| ·可复用IP软核的总体设计 | 第9-10页 |
| ·面向可综合的编码风格 | 第10页 |
| ·面向测试、验证的设计 | 第10-12页 |
| 第三章 可复用IP软核的总体设计 | 第12-28页 |
| §3.1 IP软核系统级设计思想 | 第12-14页 |
| ·软核设计过程 | 第12-13页 |
| ·设计原则：健壮性、规范化和模块化 | 第13-14页 |
| §3.2 规范化IP软核设计 | 第14-17页 |
| ·规范化是IP软核可复用的关键 | 第14页 |
| ·规范化编码及文档归档的要求 | 第14-15页 |
| ·规范化IP软核库的建立 | 第15-17页 |
| §3.3 可复用IP核软的电路设计方法 | 第17-28页 |
| ·模块设计 | 第18页 |
| ·总线、接口设计 | 第18-19页 |
| ·同步设计与异步设计 | 第19-23页 |
| ·亚稳态与设计可靠性研究 | 第23-26页 |
| ·低功耗设计考虑 | 第26-28页 |
| 第四章 面向综合的编码风格 | 第28-37页 |
| §4.1 RTL建模 | 第28-29页 |
| §4.2 RTL编码基本准则 | 第29-30页 |
| §4.3 良好的命名习惯、注释等编码风格 | 第30-32页 |
| §4.4 可综合性编码思想 | 第32-37页 |
| 第五章 面向测试、验证的设计 | 第37-47页 |
| §5.1 IP软核测试、验证的重要性及方法 | 第37-41页 |
| ·仿真测试 | 第38-39页 |
| ·测试平台(testbench)的编写 | 第39-41页 |
| §5.2 面向测试的编码策略 | 第41-45页 |
| ·DFT(Design For Test)面向测试的IP软核设计规则 | 第41页 |
| ·BIST(内建自测试)硬件电路 | 第41-45页 |
| §5.3 IP软核验证平台—ACTEL FPGA | 第45-47页 |
| 第六章 可复用IP软核设计实例 | 第47-60页 |
| §6.1 低速、高速曼彻斯特编码器译码器IP软核 | 第47-57页 |
| ·低速曼彻斯特编码器译码器IP软核设计 | 第48-54页 |
| ·高速曼彻斯特编码器译码器IP软核设计 | 第54-56页 |
| ·测试、验证及封装交付 | 第56-57页 |
| §6.2 PC/104接口用户逻辑模块 | 第57-60页 |
| 第七章 IP软核在具体系统中的验证与复用移植 | 第60-74页 |
| §7.1 数字声波井下仪检测面板验证平台 | 第60-71页 |
| ·检测面板系统设计 | 第60-66页 |
| ·IP软核及相关逻辑的验证设计 | 第66-71页 |
| §7.2 IP软核在阵列感应井下仪中的复用 | 第71-74页 |
| ·IP软核的复用方法 | 第71-73页 |
| ·IP软核复用在硬件平台中的验证反馈 | 第73-74页 |
| 第八章 结束语 | 第74-76页 |
| 致谢 | 第76-77页 |
| 参考文献 | 第77-78页 |
| 附录A ACTEL FPGA编码风格 | 第78-84页 |
| 附录B 可复用IP软核的应用 | 第84-86页 |
| B.1 “数字声波检测面板”效果图 | 第84-86页 |
| B.2 “阵列感应测井仪”通信接口部分 | 第86页 |