| 致谢 | 第1-5页 |
| 摘要 | 第5-6页 |
| Abstract | 第6-7页 |
| 目录 | 第7-10页 |
| 图目录 | 第10-14页 |
| 表目录 | 第14-15页 |
| 第1章 引言 | 第15-20页 |
| ·研究背景及现状 | 第15-18页 |
| ·高速高精度流水线ADC设计挑战 | 第18-19页 |
| ·论文安排 | 第19-20页 |
| 第2章 模数转换器基本原理与转换器结构选择 | 第20-34页 |
| ·模数转换器基本原理 | 第20-21页 |
| ·模数转换器基本参数 | 第21-26页 |
| ·静态参数 | 第21-23页 |
| ·动态参数 | 第23-24页 |
| ·采样率与转换延迟 | 第24-25页 |
| ·模数转换器优值系数(Figure of Merit,FOM) | 第25-26页 |
| ·模数转换器分类 | 第26-32页 |
| ·高速高精度模数转换器结构选择 | 第32-34页 |
| ·与逐次逼近比较 | 第32页 |
| ·与快闪型ADC比较 | 第32-33页 |
| ·与Σ-Δ型比较 | 第33-34页 |
| 第3章 流水线模数转换器技术 | 第34-65页 |
| ·流水线模数转换器架构 | 第34-39页 |
| ·流水线模数转换器主要非理想特性 | 第39-44页 |
| ·Sub-ADC中的非理想特性 | 第39-40页 |
| ·运算放大器的非理想特性 | 第40-43页 |
| ·电容失配误差 | 第43-44页 |
| ·流水线模数转换器关键模块电路 | 第44-61页 |
| ·开关电容采样电路 | 第44-52页 |
| ·运算放大器 | 第52-56页 |
| ·高速比较器 | 第56-58页 |
| ·参考电压产生电路 | 第58-60页 |
| ·时钟稳定电路 | 第60-61页 |
| ·流水线ADC数字校正技术 | 第61-65页 |
| 第4章 数字校正14位100MSPS流水线ADC原型设计 | 第65-95页 |
| ·系统设计 | 第65-66页 |
| ·模块电路设计 | 第66-81页 |
| ·采样保持电路设计 | 第66-73页 |
| ·流水线转换级电路设计 | 第73-78页 |
| ·基准电压模块 | 第78-81页 |
| ·前台数字校正算法与电路设计 | 第81-92页 |
| ·数字校正算法原理 | 第81-84页 |
| ·数字校正模块划分与实现 | 第84-90页 |
| ·数字校正电路总体性设计 | 第84-85页 |
| ·对流水线转换级的修改 | 第85-87页 |
| ·校正参数获取电路设计 | 第87-88页 |
| ·利用校正参数校正输出结果 | 第88页 |
| ·控制器设计 | 第88-90页 |
| ·数字校正仿真结果 | 第90-92页 |
| ·系统仿真结果 | 第92-93页 |
| ·版图设计 | 第93-95页 |
| 第5章 流水线ADC原型测试 | 第95-106页 |
| ·测试系统 | 第97-100页 |
| ·直流电源 | 第97页 |
| ·输入信号发生器 | 第97-99页 |
| ·时钟信号发生器 | 第99页 |
| ·流水线ADC原型芯片测试板 | 第99页 |
| ·逻辑分析仪 | 第99页 |
| ·FPGA板 | 第99-100页 |
| ·计算机 | 第100页 |
| ·测试板(PCB板) | 第100-103页 |
| ·流水线ADC原型芯片模块 | 第100-101页 |
| ·单端/差分转换模块 | 第101页 |
| ·时钟驱动模块 | 第101-102页 |
| ·供电模块 | 第102-103页 |
| ·PCB版图 | 第103-104页 |
| ·测试结果 | 第104-106页 |
| 第6章 总结与展望 | 第106-107页 |
| 参考文献 | 第107-111页 |
| 作者简历 | 第111页 |
| 在学期间科研成果 | 第111页 |