X处理器存储一致性模型的研究与实现
| 摘要 | 第1-10页 |
| ABSTRACT | 第10-11页 |
| 第一章 绪论 | 第11-18页 |
| ·课题背景 | 第11-12页 |
| ·国内外研究现状 | 第12-16页 |
| ·多处理机系统的组织方式 | 第12-13页 |
| ·存储器一致性 | 第13-14页 |
| ·高速缓存一致性协议 | 第14-16页 |
| ·课题研究目标、内容及意义 | 第16-17页 |
| ·课题的研究目标和内容 | 第16-17页 |
| ·课题意义 | 第17页 |
| ·论文结构 | 第17-18页 |
| 第二章 存储一致性模型的研究 | 第18-31页 |
| ·引言 | 第18-20页 |
| ·顺序一致性模型 | 第20-21页 |
| ·处理器一致性模型 | 第21-23页 |
| ·弱一致性模型 | 第23页 |
| ·松弛一致性模型 | 第23-24页 |
| ·LC 一致性模型 | 第24-25页 |
| ·DAG 一致性模型 | 第25-26页 |
| ·线程一致性模型 | 第26-29页 |
| ·存储一致性模型的比较分析 | 第29页 |
| ·本章小结 | 第29-31页 |
| 第三章 X 处理器存储一致性模型 | 第31-36页 |
| ·引言 | 第31页 |
| ·X 处理器存储一致性模型的选择 | 第31-34页 |
| ·X 处理器体系结构概述 | 第31-32页 |
| ·选择合适的存储一致性模型 | 第32-34页 |
| ·TSO 一致性模型的特点 | 第34-35页 |
| ·本章小结 | 第35-36页 |
| 第四章 X 处理器存取部件的设计 | 第36-56页 |
| ·引言 | 第36页 |
| ·存取部件总体结构描述 | 第36-38页 |
| ·功能单元设计 | 第38-55页 |
| ·DCache 设计 | 第38-43页 |
| ·DTLB 设计 | 第43-49页 |
| ·STB 设计 | 第49-50页 |
| ·LMQ 设计 | 第50-52页 |
| ·接口模块设计 | 第52-55页 |
| ·本章小结 | 第55-56页 |
| 第五章 测试结果及性能分析 | 第56-63页 |
| ·引言 | 第56页 |
| ·X 处理器验证 | 第56-61页 |
| ·芯片验证流程 | 第56-57页 |
| ·模块级验证 | 第57-59页 |
| ·部件级验证 | 第59-61页 |
| ·存取部件的DC 综合 | 第61-62页 |
| ·本章小结 | 第62-63页 |
| 第六章 结束语 | 第63-64页 |
| 致谢 | 第64-65页 |
| 参考文献 | 第65-67页 |
| 作者在学期间取得的学术成果 | 第67页 |
