| 摘要 | 第1-6页 |
| ABSTRACT | 第6-10页 |
| 第1章 绪论 | 第10-18页 |
| ·FPGA 和硬件描述语言 | 第10-14页 |
| ·FPGA 的概述 | 第10-12页 |
| ·硬件描述语言的概述 | 第12页 |
| ·自顶向下的设计方法 | 第12-14页 |
| ·传统PID 控制器的概述 | 第14-16页 |
| ·传统PID 控制器的发展 | 第14-15页 |
| ·传统PID 控制器的应用 | 第15-16页 |
| ·FPGA 技术在智能控制领域的研究状况 | 第16-17页 |
| ·课题来源及研究的主要内容 | 第17-18页 |
| 第2章 基于FPGA 设计方法的研究 | 第18-25页 |
| ·引言 | 第18页 |
| ·FPGA 的产品和开发工具的介绍 | 第18-23页 |
| ·FPGA 与CPLD 及ASIC 比较 | 第19-21页 |
| ·基于FPGA 的设计方法 | 第21-23页 |
| ·IP 核复用技术 | 第23-24页 |
| ·本章小结 | 第24-25页 |
| 第3章 基于神经网络的PID 智能控制 | 第25-39页 |
| ·引言 | 第25页 |
| ·PID 控制器原理 | 第25-29页 |
| ·模拟PID 控制 | 第25-27页 |
| ·数字PID 控制 | 第27-29页 |
| ·基于单神经元网络的PID 智能控制 | 第29-38页 |
| ·人工神经元模型 | 第29-32页 |
| ·神经网络的学习规则 | 第32-34页 |
| ·单神经元PID 控制器 | 第34-38页 |
| ·本章小结 | 第38-39页 |
| 第4章 基于FPGA 神经网络的PID 控制器的研究 | 第39-56页 |
| ·引言 | 第39页 |
| ·基于FPGA 神经网络控制器的总体框架设计与分析 | 第39-40页 |
| ·基于FPGA 的单神经元PID 控制器的总体实现结构 | 第40-41页 |
| ·基于FPGA 的单神经元自适应PID 控制器各模块的实现 | 第41-45页 |
| ·误差计算模块的设计与分析 | 第41-42页 |
| ·权值修改模块的设计与分析 | 第42-43页 |
| ·权值产生模块的设计与分析 | 第43页 |
| ·输出模块的设计与分析 | 第43-44页 |
| ·单神经元自适应PID 控制的RTL 结构图 | 第44-45页 |
| ·基于FPGA 的神经网络的算法的设计与分析 | 第45-55页 |
| ·加法器的设计分析 | 第45-49页 |
| ·减法器的设计与分析 | 第49-50页 |
| ·乘法器的设计与分析 | 第50-55页 |
| ·本章小结 | 第55-56页 |
| 第5章 仿真与测试 | 第56-63页 |
| ·基于单神经元网络的PID 智能控制的MATLAB 仿真 | 第56-59页 |
| ·基于FPGA 的神经网络控制器的仿真测试 | 第59-60页 |
| ·速度性能分析 | 第60-61页 |
| ·本章小结 | 第61-63页 |
| 结论 | 第63-64页 |
| 参考文献 | 第64-69页 |
| 攻读学位期间发表的学术论文 | 第69-70页 |
| 致谢 | 第70页 |
