首页--工业技术论文--自动化技术、计算机技术论文--计算技术、计算机技术论文--电子数字计算机(不连续作用电子计算机)论文--存贮器论文

一种带有并行修复端口的冗余可修复存储器编译器设计

目录第1-4页
图示索引第4-6页
表格索引第6-7页
摘要第7-8页
Abstract第8-9页
引言第9-11页
 第一节 综述第9-10页
 第二节 论文特点第10页
 第三节 论文结构第10-11页
第一章 存储器编译器简介第11-18页
 第一节 MemoryBuilder简介第12-13页
 第二节 LYCC简介第13-15页
 第三节 NTCC简介第15-16页
 第四节 MMLI简介第16-18页
第二章 存储器编译器标准制定第18-24页
 第一节 编译器参数标准第18-20页
 第二节 存储器接口标准第20页
 第三节 可编译的存储器范围第20-21页
 第四节 可生成的EDA view和模型第21-22页
 第五节 真值表第22-24页
第三章 存储器冗余策略的选择第24-31页
 第一节 软修复与硬修复第25-26页
 第二节 修复接口类型第26-28页
 第三节 行修复策略第28-29页
 第四节 列修复策略第29-31页
第四章 存储器的优化第31-34页
第五章 存储器电路设计第34-46页
 第一节 灵敏放大器第34-36页
 第二节 译码电路第36-38页
 第三节 地址锁存电路第38-39页
 第四节 虚拟时序电路第39页
 第五节 读写电路第39-46页
第七章 存储器参数提取第46-53页
 第一节 关键路径第46-48页
 第二节 CP反标流程第48-49页
 第三节 时序模拟与分析第49-51页
 第四节 功耗模拟与分析第51-52页
 第五节 其它参数第52-53页
第八章 存储器的模型设计第53-56页
 第一节 存储器模型的种类第53页
 第二节 存储器模型的设计第53-56页
第九章 存储器编译器的验证第56-59页
 第一节 Level herc第56页
 第二节 Level model第56-58页
 第三节 Level flow第58-59页
第十章 总结第59-60页
参考文献第60-62页
致谢第62-63页

论文共63页,点击 下载论文
上一篇:高性能嵌入式同步SRAM的研究与设计
下一篇:触摸屏的光学和电子测试技术研究及讨论