一种带有并行修复端口的冗余可修复存储器编译器设计
| 目录 | 第1-4页 |
| 图示索引 | 第4-6页 |
| 表格索引 | 第6-7页 |
| 摘要 | 第7-8页 |
| Abstract | 第8-9页 |
| 引言 | 第9-11页 |
| 第一节 综述 | 第9-10页 |
| 第二节 论文特点 | 第10页 |
| 第三节 论文结构 | 第10-11页 |
| 第一章 存储器编译器简介 | 第11-18页 |
| 第一节 MemoryBuilder简介 | 第12-13页 |
| 第二节 LYCC简介 | 第13-15页 |
| 第三节 NTCC简介 | 第15-16页 |
| 第四节 MMLI简介 | 第16-18页 |
| 第二章 存储器编译器标准制定 | 第18-24页 |
| 第一节 编译器参数标准 | 第18-20页 |
| 第二节 存储器接口标准 | 第20页 |
| 第三节 可编译的存储器范围 | 第20-21页 |
| 第四节 可生成的EDA view和模型 | 第21-22页 |
| 第五节 真值表 | 第22-24页 |
| 第三章 存储器冗余策略的选择 | 第24-31页 |
| 第一节 软修复与硬修复 | 第25-26页 |
| 第二节 修复接口类型 | 第26-28页 |
| 第三节 行修复策略 | 第28-29页 |
| 第四节 列修复策略 | 第29-31页 |
| 第四章 存储器的优化 | 第31-34页 |
| 第五章 存储器电路设计 | 第34-46页 |
| 第一节 灵敏放大器 | 第34-36页 |
| 第二节 译码电路 | 第36-38页 |
| 第三节 地址锁存电路 | 第38-39页 |
| 第四节 虚拟时序电路 | 第39页 |
| 第五节 读写电路 | 第39-46页 |
| 第七章 存储器参数提取 | 第46-53页 |
| 第一节 关键路径 | 第46-48页 |
| 第二节 CP反标流程 | 第48-49页 |
| 第三节 时序模拟与分析 | 第49-51页 |
| 第四节 功耗模拟与分析 | 第51-52页 |
| 第五节 其它参数 | 第52-53页 |
| 第八章 存储器的模型设计 | 第53-56页 |
| 第一节 存储器模型的种类 | 第53页 |
| 第二节 存储器模型的设计 | 第53-56页 |
| 第九章 存储器编译器的验证 | 第56-59页 |
| 第一节 Level herc | 第56页 |
| 第二节 Level model | 第56-58页 |
| 第三节 Level flow | 第58-59页 |
| 第十章 总结 | 第59-60页 |
| 参考文献 | 第60-62页 |
| 致谢 | 第62-63页 |
