基于互相关的时间交织ADC时钟失配校准算法设计与实现
| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第一章 绪论 | 第9-15页 |
| 1.1 选题背景和意义 | 第9-10页 |
| 1.2 国内外研究现状 | 第10-13页 |
| 1.3 主要研究内容与设计指标 | 第13页 |
| 1.3.1 主要研究内容 | 第13页 |
| 1.3.2 设计要求和指标 | 第13页 |
| 1.4 论文章节安排 | 第13-15页 |
| 第二章 时间交织ADC基本原理及相关算法 | 第15-31页 |
| 2.1 时间交织ADC工作原理 | 第15-19页 |
| 2.1.1 欠采样技术 | 第15-16页 |
| 2.1.2 模数转换器性能指标 | 第16-18页 |
| 2.1.3 时间交织ADC基本原理 | 第18-19页 |
| 2.2 时间交织ADC通道间失配分析 | 第19-23页 |
| 2.2.1 通道间失配误差建模 | 第19页 |
| 2.2.2 通道间失调失配分析 | 第19-21页 |
| 2.2.3 通道间增益失配分析 | 第21-22页 |
| 2.2.4 通道间时钟失配分析 | 第22-23页 |
| 2.3 时间交织ADC校准算法研究 | 第23-29页 |
| 2.3.1 失调失配校准 | 第24-25页 |
| 2.3.2 增益失配校准 | 第25-27页 |
| 2.3.3 时钟失配校准 | 第27-29页 |
| 2.4 本章小结 | 第29-31页 |
| 第三章 基于微分器的互相关改进校准算法 | 第31-51页 |
| 3.1 基于标准FIR微分器的互相关校准算法 | 第31-38页 |
| 3.2 算法性能的影响因素 | 第38-40页 |
| 3.3 基于Thiran微分器的改进算法 | 第40-45页 |
| 3.4 改进算法仿真实验与结果分析 | 第45-49页 |
| 3.5 本章小结 | 第49-51页 |
| 第四章 TIADC系统测试平台搭建与结果分析 | 第51-67页 |
| 4.1 TIADC硬件设计 | 第51-55页 |
| 4.1.1 TIADC模拟前端电路设计 | 第52页 |
| 4.1.2 TIADC时钟电路设计 | 第52-54页 |
| 4.1.3 TIADC电源模块设计 | 第54页 |
| 4.1.4 数字输出模块设计 | 第54-55页 |
| 4.2 测试系统搭建 | 第55-56页 |
| 4.3 校准电路设计 | 第56-59页 |
| 4.3.1 失调失配校准电路设计 | 第56-57页 |
| 4.3.2 增益失配校准电路设计 | 第57-58页 |
| 4.3.3 时钟失配校准电路设计 | 第58-59页 |
| 4.4 实验结果验证与分析 | 第59-65页 |
| 4.4.1 单通道ADC电路测试 | 第59页 |
| 4.4.2 四通道TIADC电路测试 | 第59-65页 |
| 4.5 本章小结 | 第65-67页 |
| 第五章 总结与展望 | 第67-69页 |
| 5.1 总结 | 第67-68页 |
| 5.2 展望 | 第68-69页 |
| 参考文献 | 第69-73页 |
| 致谢 | 第73-75页 |
| 攻读硕士学位期间发表的论文 | 第75页 |
