| 致谢 | 第4-5页 |
| 摘要 | 第5-7页 |
| Abstract | 第7-8页 |
| 1 绪论 | 第11-21页 |
| 1.1 研究背景与意义 | 第11-12页 |
| 1.2 低功耗技术及电源噪声的影响 | 第12-14页 |
| 1.3 国内外发展状况和存在问题 | 第14-17页 |
| 1.4 系统级电源噪声规划 | 第17-19页 |
| 1.5 文章组织结构 | 第19-21页 |
| 2 电源分配系统与电源噪声分析 | 第21-35页 |
| 2.1 电源分配系统结构 | 第21-25页 |
| 2.1.1 电压调整器 | 第21-22页 |
| 2.1.2 封装 | 第22-23页 |
| 2.1.3 片上电源传输网络 | 第23-25页 |
| 2.2 电源分配系统总体模型 | 第25-27页 |
| 2.3 电源分配系统的时域及频域特性 | 第27-29页 |
| 2.4 电源噪声分析 | 第29-32页 |
| 2.4.1 直流分析 | 第29-31页 |
| 2.4.2 瞬态分析 | 第31-32页 |
| 2.5 分析性能优化 | 第32-34页 |
| 2.6 仿真实例 | 第34-35页 |
| 3 基于片上去耦合电容的电源噪声抑制 | 第35-47页 |
| 3.1 芯片布局规划 | 第35-39页 |
| 3.1.1 布局规划结构表示 | 第36-37页 |
| 3.1.2 基于模拟退火的布局规划 | 第37-39页 |
| 3.2 片上去耦合电容 | 第39-40页 |
| 3.3 基于片上空白区域的去耦电容布置 | 第40-44页 |
| 3.4 仿真实例 | 第44-47页 |
| 4 基于系统级规划的电源噪声抑制 | 第47-66页 |
| 4.1 电流序列及噪声响应 | 第47-49页 |
| 4.2 系统级噪声规划 | 第49-57页 |
| 4.2.1 整数型线性规划 | 第51-52页 |
| 4.2.2 基于混合0/1规划的时钟周期门控序列优化 | 第52-53页 |
| 4.2.3 基于混合0/1规划的时钟电路区域门控序列优化 | 第53-55页 |
| 4.2.4 冗余约束检测 | 第55-57页 |
| 4.3 基于二分算法的优化过程 | 第57-59页 |
| 4.4 仿真实例 | 第59-63页 |
| 4.5 设计空间讨论 | 第63-66页 |
| 5 总结与展望 | 第66-68页 |
| 5.1 总结 | 第66-67页 |
| 5.2 未来工作展望 | 第67-68页 |
| 参考文献 | 第68-72页 |
| 攻读硕士学位期间的主要工作及成果 | 第72页 |