基于CAN的并行研究平台设计
| 摘要 | 第6-7页 |
| abstract | 第7-8页 |
| 第1章 绪论 | 第12-20页 |
| 1.1 引言 | 第12页 |
| 1.2 并行处理简介 | 第12-15页 |
| 1.3 多处理器系统概述 | 第15-17页 |
| 1.4 课题的研究现状 | 第17-18页 |
| 1.5 课题的研究目的和意义 | 第18页 |
| 1.6 本文研究的主要内容 | 第18-19页 |
| 1.7 论文的章节结构 | 第19-20页 |
| 第2章 并行研究平台系统架构设计 | 第20-30页 |
| 2.1 引言 | 第20页 |
| 2.2 现有并行多处理器系统结构分析 | 第20-25页 |
| 2.2.1 多处理器系统基本分类 | 第20-23页 |
| 2.2.2 多核处理器 | 第23-24页 |
| 2.2.3 流水线 | 第24-25页 |
| 2.3 并行多处理器系统结构设计 | 第25-29页 |
| 2.3.1 主控单元与通信协议分析 | 第25-27页 |
| 2.3.2 高效率动态并行计算理念 | 第27-28页 |
| 2.3.3 并行研究平台架构设计 | 第28-29页 |
| 2.4 本章小结 | 第29-30页 |
| 第3章 并行研究平台硬件系统设计 | 第30-44页 |
| 3.1 引言 | 第30页 |
| 3.2 处理器选型及芯片介绍 | 第30-33页 |
| 3.2.1 ARM主控处理器选型 | 第30-32页 |
| 3.2.2 STM32F103ZE电路原理图 | 第32-33页 |
| 3.3 系统的外围电路设计 | 第33-37页 |
| 3.3.1 显示模块 | 第33-34页 |
| 3.3.2 快速I/O端口 | 第34-35页 |
| 3.3.3 存储模块 | 第35-36页 |
| 3.3.4 外扩闪存模块 | 第36页 |
| 3.3.5 通信模块 | 第36-37页 |
| 3.4 电路板设计和布线 | 第37-43页 |
| 3.4.1 PCB板设计和布线过程 | 第38-41页 |
| 3.4.2 PCB层叠设计和焊接注意事项 | 第41-43页 |
| 3.5 本章小结 | 第43-44页 |
| 第4章 并行控制语言设计 | 第44-63页 |
| 4.1 自动控制系统对并行计算的需求 | 第44页 |
| 4.2 现有并行语言的分析 | 第44-51页 |
| 4.3 动态并行设计思想 | 第51页 |
| 4.4 动态并行模型设计 | 第51-56页 |
| 4.4.1 并行技术分类 | 第51-52页 |
| 4.4.2 动态并行处理方式 | 第52-53页 |
| 4.4.3 动态并行模型设计 | 第53-56页 |
| 4.5 任务调度策略设计 | 第56-59页 |
| 4.6 动态并行指令系统设计 | 第59-60页 |
| 4.7 动态并行指令的实现 | 第60-61页 |
| 4.8 动态并行技术的应用 | 第61-62页 |
| 4.9 本章小结 | 第62-63页 |
| 第5章 并行研究平台程序测试 | 第63-85页 |
| 5.1 引言 | 第63页 |
| 5.2 开发环境和STM32固件库介绍 | 第63-66页 |
| 5.3 底层硬件功能代码测试 | 第66-76页 |
| 5.3.1 启动过程分析 | 第66-67页 |
| 5.3.2 按键和LED功能测试 | 第67-69页 |
| 5.3.3 显示模块测试 | 第69-71页 |
| 5.3.4 串口协议测试 | 第71-73页 |
| 5.3.5 多节点通信测试 | 第73-76页 |
| 5.4 动态同步并行的控制系统运算测试 | 第76-80页 |
| 5.5 动态异步并行的矩阵运算测试 | 第80-84页 |
| 5.6 本章小结 | 第84-85页 |
| 结论 | 第85-86页 |
| 参考文献 | 第86-90页 |
| 攻读硕士学位期间发表的论文和取得的科研成果 | 第90-91页 |
| 致谢 | 第91-92页 |
