| 摘要 | 第5-6页 |
| Abstract | 第6-7页 |
| 第1章 绪论 | 第13-18页 |
| 1.1 课题背景及意义 | 第13-16页 |
| 1.1.1 课题背景 | 第13页 |
| 1.1.2 研究现状 | 第13-15页 |
| 1.1.3 选题意义 | 第15-16页 |
| 1.2 研究内容 | 第16-17页 |
| 1.3 文章组织结构 | 第17-18页 |
| 第2章 边界扫描技术与故障模拟分析 | 第18-30页 |
| 2.1 高速信号传输 | 第18页 |
| 2.2 IEEE1149.1边界扫描标准 | 第18-23页 |
| 2.2.1 体系结构 | 第19页 |
| 2.2.2 TAP控制器 | 第19-20页 |
| 2.2.3 寄存器类型 | 第20-22页 |
| 2.2.4 指令 | 第22-23页 |
| 2.3 IEEE1149.6边界扫描标准 | 第23-25页 |
| 2.3.1 IEEE1149.6标准概述 | 第23-24页 |
| 2.3.2 管脚分类 | 第24页 |
| 2.3.3 指令 | 第24-25页 |
| 2.4 高速互连故障模拟与分析 | 第25-28页 |
| 2.4.1 实验电路构建 | 第25-26页 |
| 2.4.2 互连故障模拟 | 第26-27页 |
| 2.4.3 故障分析 | 第27-28页 |
| 2.5 小结 | 第28-30页 |
| 第3章 SATA2.0调测试结构设计 | 第30-45页 |
| 3.1 SATA2.0调测试需求分析 | 第30-31页 |
| 3.2 调测试结构总体设计 | 第31-34页 |
| 3.2.1 调测试结构设计难点 | 第32页 |
| 3.2.2 总体设计 | 第32-34页 |
| 3.3 测试发送器设计 | 第34-38页 |
| 3.3.1 发送器输入 | 第35-37页 |
| 3.3.2 发送器输出使能 | 第37-38页 |
| 3.3.3 发送器输出与传输 | 第38页 |
| 3.4 测试接收逻辑 | 第38-44页 |
| 3.4.1 测试接收器输入与输出 | 第39页 |
| 3.4.2 信号重构 | 第39-44页 |
| 3.5 小结 | 第44-45页 |
| 第4章 SATA2.0调测试结构的验证与版图实现 | 第45-51页 |
| 4.1 调测试结构的验证 | 第45-47页 |
| 4.2 调测试结构的版图实现 | 第47-50页 |
| 4.2.1 版图设计 | 第48-49页 |
| 4.2.2 版图验证 | 第49-50页 |
| 4.3 小结 | 第50-51页 |
| 第5章 SATA2.0调测试结构的集成与使用 | 第51-62页 |
| 5.1 调测试结构的集成 | 第51-59页 |
| 5.1.1 调测试结构集成方式概述 | 第51-53页 |
| 5.1.2 SOC TAP控制器的实现 | 第53页 |
| 5.1.3 SOC中指令寄存器的实现 | 第53-57页 |
| 5.1.4 SOC TAP控制器与指令寄存器的验证 | 第57-58页 |
| 5.1.5 SOC TAP控制器与指令寄存器的综合 | 第58-59页 |
| 5.2 调测试结构的使用 | 第59-61页 |
| 5.3 小结 | 第61-62页 |
| 结束语 | 第62-64页 |
| 参考文献 | 第64-67页 |
| 致谢 | 第67-68页 |
| 附录A 攻读硕士学位期间发表的论文 | 第68页 |