基于FPGA的啸叫检测与抑制系统设计
| 摘要 | 第4-5页 |
| abstract | 第5页 |
| 第1章 绪论 | 第8-12页 |
| 1.1 课题研究背景和意义 | 第8-10页 |
| 1.1.1 啸叫产生的危害 | 第8-9页 |
| 1.1.2 啸叫抑制的原理 | 第9-10页 |
| 1.1.3 国内外研究现状 | 第10页 |
| 1.2 论文研究的主要内容 | 第10-12页 |
| 第2章 相关理论和技术 | 第12-20页 |
| 2.1 啸叫检测原理 | 第12-15页 |
| 2.1.1 移频法抑制啸叫的原理 | 第13页 |
| 2.1.2 移频法的原理和实现方式 | 第13-15页 |
| 2.2 FPGA相关技术 | 第15-18页 |
| 2.2.1 FPGA的内部结构 | 第15-16页 |
| 2.2.2 FPGA的技术优势 | 第16页 |
| 2.2.3 Cyclone Ⅱ系列FPGA的特性 | 第16-17页 |
| 2.2.4 Altera宏模块和IP核 | 第17-18页 |
| 2.2.5 DSP Builder介绍 | 第18页 |
| 2.3 系统设计方案 | 第18-19页 |
| 2.4 本章小结 | 第19-20页 |
| 第3章 音频采样控制器 | 第20-28页 |
| 3.1 音频芯片WM8731的电路设计 | 第20-21页 |
| 3.2 音频芯片时序分析 | 第21-22页 |
| 3.2.1 I~2C总线时序 | 第21页 |
| 3.2.2 主机模式时序 | 第21-22页 |
| 3.2.3 I~2S总线时序 | 第22页 |
| 3.3 WM8731控制模块设计 | 第22-27页 |
| 3.3.1 I~2C总线控制器 | 第22-23页 |
| 3.3.2 数据采样控制电路设计 | 第23-26页 |
| 3.3.3 音频输出控制电路设计 | 第26-27页 |
| 3.4 本章小结 | 第27-28页 |
| 第4章 啸叫检测与抑制模块设计 | 第28-47页 |
| 4.1 啸叫检测方案 | 第28-31页 |
| 4.1.1 NIOSII内核的建立 | 第28-30页 |
| 4.1.2 FFT软件代码的实现 | 第30-31页 |
| 4.2 啸叫抑制方案 | 第31-44页 |
| 4.2.1 FIR滤波器的MATLAB设计与仿真 | 第32-34页 |
| 4.2.2 FIR数字滤波器的硬件实现 | 第34-37页 |
| 4.2.3 DDS波形发生器的原理 | 第37-38页 |
| 4.2.4 DDS系统的设计和硬件实现 | 第38-41页 |
| 4.2.5 单边带调制的MATLAB仿真 | 第41-42页 |
| 4.2.6 单边带调制的硬件实现 | 第42-44页 |
| 4.3 系统调试 | 第44-45页 |
| 4.4 本章小结 | 第45-47页 |
| 结论 | 第47-48页 |
| 致谢 | 第48-49页 |
| 参考文献 | 第49-51页 |
| 附录 | 第51-52页 |
