多传感器高速同步加速度测量系统设计研究
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 1 绪论 | 第10-16页 |
| 1.1 课题的背景及研究意义 | 第10-11页 |
| 1.2 国内外研究现状 | 第11-14页 |
| 1.2.1 国外加速度记录系统 | 第12-13页 |
| 1.2.2 国内加速度记录系统 | 第13-14页 |
| 1.3 本文主要研究内容 | 第14-16页 |
| 2 基于FPGA的硬件系统实现研究 | 第16-30页 |
| 2.1 系统整体功能需求分析 | 第16-17页 |
| 2.2 硬件平台的总体方案 | 第17-19页 |
| 2.3 核心控制器稳定工作电路 | 第19-20页 |
| 2.3.1 核心控制器基本工作电路 | 第19页 |
| 2.3.2 核心控制器抗干扰稳定工作电路 | 第19-20页 |
| 2.4 高速同步采集电路 | 第20-22页 |
| 2.4.1 AD7606芯片同步数据采集电路 | 第21页 |
| 2.4.2 AD7606芯片控制电路设计 | 第21-22页 |
| 2.5 高速数据转移存储器电路的实现 | 第22-24页 |
| 2.5.1 同步动态随机存储器电路 | 第23-24页 |
| 2.5.2 非易失性存储器电路 | 第24页 |
| 2.6 采集系统有源滤波器设计 | 第24-29页 |
| 2.6.1 滤波器的分类及结构 | 第25页 |
| 2.6.2 低通滤波器传输函数 | 第25-28页 |
| 2.6.3 二阶低通有源滤波器参数设计 | 第28-29页 |
| 2.7 本章小结 | 第29-30页 |
| 3 测量系统下位机软件实现的研究 | 第30-40页 |
| 3.1 引言 | 第30页 |
| 3.2 硬件系统主程序方案的研究 | 第30-31页 |
| 3.3 时钟系统程序设计 | 第31-33页 |
| 3.3.1 系统时钟结构的研究 | 第31-32页 |
| 3.3.2 系统各模块分频时钟设计 | 第32-33页 |
| 3.4 高速同步数据采集程序的研究 | 第33-36页 |
| 3.4.1 数据采集芯片工作模式及配置 | 第34页 |
| 3.4.2 高速同步数据采集程序设计 | 第34-36页 |
| 3.5 高速存储程序的研究 | 第36-39页 |
| 3.5.1 SDRAM的数据读写操作方案 | 第37-38页 |
| 3.5.2 高速数据存储SDRAM程序设计 | 第38-39页 |
| 3.6 本章小结 | 第39-40页 |
| 4 上位机软件系统的研究 | 第40-48页 |
| 4.1 引言 | 第40页 |
| 4.2 上位机应用软件系统的研究与实现 | 第40-44页 |
| 4.2.1 软件设计的整体思路 | 第40-41页 |
| 4.2.2 软件界面设计功能的实现详情 | 第41-43页 |
| 4.2.3 通信模块的设计 | 第43-44页 |
| 4.3 最大最小滤波器的研究 | 第44-46页 |
| 4.4 本章小结 | 第46-48页 |
| 5 系统功能的调试与测试 | 第48-54页 |
| 5.1 硬件系统调试 | 第48-51页 |
| 5.1.1 二阶滤波器测试 | 第48-49页 |
| 5.1.2 AD7606高速同步采集精准验证 | 第49页 |
| 5.1.3 AD7606采集测试 | 第49-50页 |
| 5.1.4 记录仪设备联合调试及测试 | 第50-51页 |
| 5.2 客户端数据分析软件系统测试 | 第51-53页 |
| 5.2.1 数据接收测试 | 第51-52页 |
| 5.2.2 数据分析测试 | 第52-53页 |
| 5.3 本章小结 | 第53-54页 |
| 6 总结与展望 | 第54-56页 |
| 6.1 总结 | 第54-55页 |
| 6.2 工作展望 | 第55-56页 |
| 参考文献 | 第56-60页 |
| 致谢 | 第60-62页 |
| 攻读学位期间的科研成果 | 第62-63页 |
