| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第1章 绪论 | 第10-14页 |
| 1.1 课题背景 | 第10页 |
| 1.2 课题目的及意义 | 第10-11页 |
| 1.3 国内外研究发展及现状 | 第11-12页 |
| 1.4 主要研究内容 | 第12-13页 |
| 1.5 本文结构 | 第13-14页 |
| 第2章 总体方案 | 第14-18页 |
| 2.1 功能要求和性能指标 | 第14-15页 |
| 2.2 总体实现方案 | 第15-17页 |
| 2.2.1 硬件总体方案 | 第15-16页 |
| 2.2.2 软件总体方案 | 第16-17页 |
| 2.3 本章小结 | 第17-18页 |
| 第3章 硬件设计 | 第18-46页 |
| 3.1 适配器基本设计原则 | 第18页 |
| 3.2 测试计算机设计 | 第18-20页 |
| 3.2.1 主处理器选择 | 第18-19页 |
| 3.2.2 测试计算机组成 | 第19-20页 |
| 3.3 1553B 通讯接口设计 | 第20-26页 |
| 3.3.1 1553B 总线介绍 | 第21-23页 |
| 3.3.2 1553B 接口实现方案 | 第23-25页 |
| 3.3.3 1553B 接口硬件设计 | 第25-26页 |
| 3.4 串行通讯接口设计 | 第26-30页 |
| 3.4.1 串行通讯接口的电气特性 | 第26-27页 |
| 3.4.2 通讯接口的硬件实现方案 | 第27-28页 |
| 3.4.3 串行通讯接口的硬件设计 | 第28-30页 |
| 3.5 数字多用表设计 | 第30-32页 |
| 3.6 开关量输出功能设计 | 第32-33页 |
| 3.7 脉冲信号采集功能设计 | 第33-34页 |
| 3.8 测试资源分配设计 | 第34-35页 |
| 3.9 FPGA 逻辑设计 | 第35-45页 |
| 3.9.1 复位/片选模块 | 第35-36页 |
| 3.9.2 1553B 协议逻辑模块 | 第36-40页 |
| 3.9.3 UART 协议逻辑模块 | 第40-42页 |
| 3.9.4 数字多用表逻辑模块 | 第42-44页 |
| 3.9.5 开关量输出逻辑模块 | 第44页 |
| 3.9.6 脉冲信号采集逻辑模块 | 第44-45页 |
| 3.10 本章小结 | 第45-46页 |
| 第4章 软件设计 | 第46-52页 |
| 4.1 软件开发环境 | 第46-47页 |
| 4.1.1 Code Composer Studio 介绍 | 第46页 |
| 4.1.2 DSP/BIOS 介绍 | 第46-47页 |
| 4.2 软件功能分析 | 第47页 |
| 4.3 DSP 固化程序设计 | 第47-51页 |
| 4.4 本章小结 | 第51-52页 |
| 第5章 系统测试 | 第52-68页 |
| 5.1 硬件功能测试 | 第52-64页 |
| 5.1.1 测试环境搭建 | 第52-53页 |
| 5.1.2 1553B 通讯接口功能测试 | 第53-56页 |
| 5.1.3 RS422 通讯接口测试 | 第56-59页 |
| 5.1.4 RS232 通讯接口测试 | 第59-60页 |
| 5.1.5 数字多用表功能测试 | 第60-62页 |
| 5.1.6 开关量输出功能测试 | 第62-63页 |
| 5.1.7 脉冲采集功能测试 | 第63-64页 |
| 5.2 系统整体验证 | 第64-67页 |
| 5.2.1 系统整体验证的意义 | 第64页 |
| 5.2.2 上位机测试软件编写 | 第64-66页 |
| 5.2.3 系统整体验证环境搭建和验证结果 | 第66-67页 |
| 5.3 本章小结 | 第67-68页 |
| 结论 | 第68-69页 |
| 参考文献 | 第69-72页 |
| 攻读硕士学位期间发表的论文及其它成果 | 第72-74页 |
| 致谢 | 第74页 |