| 摘要 | 第5-6页 |
| Abstract | 第6-7页 |
| 第1章 绪论 | 第10-15页 |
| 1.1 课题的研究背景及意义 | 第10-11页 |
| 1.2 国内外数字电视机顶盒的发展现状 | 第11-14页 |
| 1.3 数字电视机顶盒的分类 | 第14页 |
| 1.4 本文的主要内容 | 第14-15页 |
| 第2章 总体方案设计 | 第15-23页 |
| 2.1 DVB 标准概述 | 第15-16页 |
| 2.1.1 DVB 标准的构成与核心 | 第15-16页 |
| 2.1.2 DVB 设备接口标准 | 第16页 |
| 2.2 MPEG-2 标准概述 | 第16-18页 |
| 2.3 ETR101 290 标准概述 | 第18-20页 |
| 2.4 系统方案的确定 | 第20-22页 |
| 2.5 本章小结 | 第22-23页 |
| 第3章 MPEG-2 信号的硬件处理 | 第23-41页 |
| 3.1 FPGA 的选型及开发工具 | 第23-24页 |
| 3.2 前端电路设计 | 第24-27页 |
| 3.2.1 前端电路模块组成 | 第24-25页 |
| 3.2.2 高频头的技术指标和工作原理 | 第25-26页 |
| 3.2.3 解调芯片概述 | 第26-27页 |
| 3.3 DVB-ASI 信号实时解码设计 | 第27-32页 |
| 3.3.1 DVB-ASI 信号解码系统 | 第27页 |
| 3.3.2 串并转换 | 第27-29页 |
| 3.3.3 字节对齐和 8b/10b 解码 | 第29-31页 |
| 3.3.4 同步字节删除 | 第31-32页 |
| 3.4 MPEG- 2 TS 码流检测设计 | 第32-39页 |
| 3.4.1 MPEG-2 TS 语法结构 | 第32-33页 |
| 3.4.2 同步字节检测 | 第33-34页 |
| 3.4.3 传输错误检测 | 第34-36页 |
| 3.4.4 PAT 和 PMT 错误检测 | 第36-39页 |
| 3.5 PSI 信息提取 | 第39-40页 |
| 3.6 本章小结 | 第40-41页 |
| 第4章 PVR 接口及存储电路设计 | 第41-60页 |
| 4.1 PVR 接口 | 第41-54页 |
| 4.1.1 SATA 协议简介 | 第41-42页 |
| 4.1.2 SATA 协议物理层的 FPGA 实现 | 第42-46页 |
| 4.1.3 SATA 协议链路层的 FPGA 实现 | 第46-50页 |
| 4.1.4 SATA 协议应用层及传输层的 FPGA 实现 | 第50-54页 |
| 4.2 NiosⅡ及存储电路 | 第54-59页 |
| 4.2.1 NiosⅡ软核 | 第54-56页 |
| 4.2.2 存储器的扩展 | 第56-59页 |
| 4.3 本章小结 | 第59-60页 |
| 附录 | 第60-66页 |
| 结论 | 第66-67页 |
| 参考文献 | 第67-70页 |
| 攻读硕士期间发表的论文 | 第70-71页 |
| 致谢 | 第71页 |
