| 摘要 | 第10-11页 |
| Abstract | 第11页 |
| 第一章 绪论 | 第12-18页 |
| 1.1 课题研究背景和意义 | 第12-13页 |
| 1.1.1 课题来源 | 第12页 |
| 1.1.2 研究背景与意义 | 第12-13页 |
| 1.2 雷达数字化接收机的国内外发展动态 | 第13-15页 |
| 1.3 高速ADC及其数据输出接口的发展动态 | 第15页 |
| 1.4 论文的主要研究内容及其安排 | 第15-18页 |
| 1.4.1 论文的主要研究内容 | 第15-16页 |
| 1.4.2 论文章节安排 | 第16-18页 |
| 第二章 雷达回波接收前端关键技术研究 | 第18-31页 |
| 2.1 引言 | 第18页 |
| 2.2 频域多级滤波抗干扰分析 | 第18-23页 |
| 2.2.1 原理介绍 | 第18页 |
| 2.2.2 射频预选滤波器及带通滤波器 | 第18-23页 |
| 2.2.3 多速率射频信号处理数字滤波器 | 第23页 |
| 2.3 射频前端增益放大关键性能分析 | 第23-25页 |
| 2.3.1 低噪声放大器 | 第23-25页 |
| 2.3.2 可调衰减器 | 第25页 |
| 2.4 数字化接收机中模数转换器的选取 | 第25-30页 |
| 2.4.1 原理介绍 | 第25-27页 |
| 2.4.2 ADC的噪声系数恶化量分析 | 第27-28页 |
| 2.4.3 射频全数字雷达接收机直采平台设计 | 第28-30页 |
| 2.5 本章小结 | 第30-31页 |
| 第三章 雷达回波数字化问题与技术研究 | 第31-56页 |
| 3.1 引言 | 第31页 |
| 3.2 时钟抖动估计与分离算法 | 第31-37页 |
| 3.2.1 频率源的分析 | 第31-32页 |
| 3.2.2 时钟抖动估计及分离算法 | 第32-37页 |
| 3.3 双极化雷达数据采集与通道失配校正 | 第37-46页 |
| 3.3.1 目标回波信号的数学表示和散射特性 | 第37-43页 |
| 3.3.2 双通道失配校正 | 第43-46页 |
| 3.4 ADC主要性能参数及数字下变频技术的研究 | 第46-53页 |
| 3.4.1 概述 | 第46-47页 |
| 3.4.2 ADC的主要动态性能参数 | 第47-49页 |
| 3.4.3 数字下变频的混频技术 | 第49-51页 |
| 3.4.4 DDC滤波抽取模型 | 第51-52页 |
| 3.4.5 基于MATLAB程序设计的ADC性能研究 | 第52-53页 |
| 3.5 高速串行接口JESD204B的实现技术研究 | 第53-55页 |
| 3.6 本章小结 | 第55-56页 |
| 第四章 系统实现及结果分析 | 第56-74页 |
| 4.1 引言 | 第56页 |
| 4.2 FPGA数据捕获 | 第56-57页 |
| 4.3 时钟抖动估计与分离算法验证 | 第57-63页 |
| 4.3.1 时钟抖动对ADC性能影响的仿真 | 第57-59页 |
| 4.3.2 抖动分离算法验证 | 第59-61页 |
| 4.3.3 实测数据的时钟抖动测试及误差校正 | 第61-63页 |
| 4.4 实测数据的通道失配分析及校正 | 第63-67页 |
| 4.4.1 实测双通道信号 | 第63-65页 |
| 4.4.2 双通道信号间的失配分析及校正 | 第65-67页 |
| 4.5 ADC性能测试 | 第67-71页 |
| 4.5.1 正弦信号的ADC性能测试平台 | 第67-68页 |
| 4.5.2 全带宽模式下输出信号性能测试 | 第68-69页 |
| 4.5.3 DDC模式下输出信号性能测试 | 第69-71页 |
| 4.6 线性调频信号的射频直采模型仿真 | 第71-73页 |
| 4.7 本章小结 | 第73-74页 |
| 第五章 结束语 | 第74-75页 |
| 致谢 | 第75-77页 |
| 参考文献 | 第77-80页 |
| 作者在学期间取得的学术成果 | 第80页 |